S2C Inc.今日宣布將最新的原型驗(yàn)證平臺(tái)Quad V7加入其V7 TAI Logic Module系列。Quad V7 是基于Xilinx Virtex-7 2000T可編程3D IC的最新一代SoC/ASIC原型硬件。
2013-01-23 11:28:14
2068 基于 FPGA 的 ASIC 原型可快速、準(zhǔn)確地實(shí)現(xiàn) SoC 系統(tǒng)建模和驗(yàn)證并加速軟件和固件的開(kāi)發(fā)。Xilinx 推出Virtex?-7 2000T 器件，使基于 FPGA 的原型得到了進(jìn)一步發(fā)展
2013-03-14 14:33:001269 
傳統(tǒng)的模擬工具已難以應(yīng)付日趨復(fù)雜的芯片設(shè)計(jì)，這導(dǎo)致市場(chǎng)上對(duì)于能加速驗(yàn)證及除錯(cuò)流程的硬件仿真器需求持續(xù)攀升。明導(dǎo)國(guó)際Veloce平臺(tái)憑借其獨(dú)特的優(yōu)勢(shì)居于硬件仿真器市場(chǎng)領(lǐng)導(dǎo)地位...
2013-11-26 09:33:062037 在系統(tǒng)設(shè)計(jì)中，硬件復(fù)雜電路設(shè)計(jì)的調(diào)試與仿真工作對(duì)于設(shè)計(jì)者來(lái)說(shuō)十分困難。為了降低仿真復(fù)雜度，加快仿真速度，本文提出利用FPGA加速的思想，實(shí)現(xiàn)軟硬件協(xié)同加速仿真。經(jīng)過(guò)實(shí)驗(yàn)，相對(duì)于純軟件仿真，利用軟硬件協(xié)同加速仿真技術(shù)，仿真速度提高近30倍，大大縮短了仿真時(shí)間。##仿真實(shí)例及結(jié)論
2014-03-25 11:52:524722 在驗(yàn)證領(lǐng)域，虛擬探針增強(qiáng)了硬件加速仿真作為數(shù)據(jù)中心資源對(duì)硬件設(shè)計(jì)人員和軟件開(kāi)發(fā)人員的吸引力。
2017-08-18 10:39:151841 軟件仿真(Simulation)，原型驗(yàn)證(Prototyping)，以及硬件仿真(Emulation)，是當(dāng)前主要的三種有效的驗(yàn)證方法，在芯片前端設(shè)計(jì)的功能性驗(yàn)證階段起到了關(guān)鍵的作用。近年來(lái)，由于
2023-07-31 23:16:05415 
兩方面的需求，解決了原型驗(yàn)證與硬件仿真兩種驗(yàn)證工具的融合平衡難題，是硬件驗(yàn)證系統(tǒng)的一次重大突破性創(chuàng)新，將極大助力軟硬件協(xié)同開(kāi)發(fā)，賦能大規(guī)模復(fù)雜系統(tǒng)應(yīng)用創(chuàng)新。 新產(chǎn)品亮相 統(tǒng)一的硬件仿真與原型驗(yàn)證系統(tǒng) 不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，使芯片
2022-12-02 17:01:441117 
的費(fèi)用持續(xù)上升。一次失敗的ASIC流片將會(huì)推遲數(shù)個(gè)月的上市時(shí)間。誰(shuí)愿意承擔(dān)簽字的責(zé)任呢? 一些BUG通過(guò)仿真和Emulation是抓不到的。傳統(tǒng)的驗(yàn)證方法認(rèn)為設(shè)計(jì)的功能符合功能定義就是對(duì)的。 但功能定義到底對(duì)不對(duì)呢？唯一的辦法就是建立一個(gè)真實(shí)的硬件：原型。
2019-07-11 08:19:24
講的很好，主要講解了廠商A和X兩個(gè)高端驗(yàn)證平臺(tái)。電子版，可以看看（中文）
2015-08-25 14:14:18
1ASIC 驗(yàn)證技術(shù).................................................11.1 ASIC 設(shè)計(jì)流程
2015-09-18 15:26:25
ASIC設(shè)計(jì)-FPGA原型驗(yàn)證
2020-03-19 16:15:49
Veloce Apps庫(kù)，以引入新方式確保其設(shè)計(jì)能如期完成并滿足其功能和性能規(guī)范。Veloce OS操作系統(tǒng)為Veloce平臺(tái)增加了軟件可編程性和資源管理，使其更容易添加可提高硬件仿真加速器投資回報(bào)（ROI
2016-04-15 16:25:55
Graphics公司Veloce驗(yàn)證平臺(tái)在超大規(guī)模IC系統(tǒng)中仿真驗(yàn)證的應(yīng)用。借助Veloce的高速和大容量的特性,極大的提高功能驗(yàn)證的效率,解決由于芯片規(guī)模大FPGA無(wú)法驗(yàn)證的問(wèn)題,保證芯片的按時(shí)投片
2010-05-28 13:41:35
是項(xiàng)目周期驗(yàn)證部分的唯一工作，此作業(yè)由硬件描述語(yǔ)言 (HDL) 測(cè)試平臺(tái)驅(qū)動(dòng)的邏輯軟件仿真進(jìn)行管理。傳統(tǒng)的大箱式硬件仿真只用于最大型的設(shè)計(jì)。很多開(kāi)發(fā)團(tuán)隊(duì)已采用正式驗(yàn)證對(duì)軟件仿真進(jìn)行補(bǔ)充，以增加基礎(chǔ)覆蓋范圍
2017-08-21 10:00:36
和語(yǔ)法糖化。它廣泛用于硬件設(shè)計(jì)和驗(yàn)證行業(yè)，其中形式驗(yàn)證工具（例如模型檢查）和/或邏輯仿真工具用于證明或反駁給定 PSL 公式適用于給定設(shè)計(jì)。 PSL 最初由 Accellera 開(kāi)發(fā)，用于指定有關(guān)硬件
2022-02-16 13:36:53
ASIC的驗(yàn)證和調(diào)試需要更復(fù)雜的工具和技術(shù)。
應(yīng)用領(lǐng)域 ：FPGA廣泛應(yīng)用于原型驗(yàn)證、信號(hào)處理、圖像處理、網(wǎng)絡(luò)加速等領(lǐng)域。ASIC則適用于需要高性能、低功耗的應(yīng)用，如移動(dòng)設(shè)備、嵌入式系統(tǒng)等。
2024-02-22 09:54:36
重來(lái)。因此，仿真在整個(gè)驗(yàn)證中的重要性可見(jiàn)一斑。（特權(quán)同學(xué)，版權(quán)所有）提到仿真，我們通常會(huì)提t(yī)estbench的概念。所謂testbench，即測(cè)試平臺(tái)，詳細(xì)的說(shuō)就是給待驗(yàn)證的設(shè)計(jì)添加激勵(lì)，同時(shí)觀察它
2019-04-10 06:35:34
FPGA_HW_SIM_FWK- FPGA硬件仿真框架 Python作為最流行的編程語(yǔ)言是硬件驗(yàn)證語(yǔ)言（HVL）的自然選擇，特別是對(duì)于IC設(shè)計(jì)領(lǐng)域的新人來(lái)說(shuō)，他們對(duì)SystemVerilog、Verilog、SystemC、e
2022-11-03 13:07:24
SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC，同時(shí)深亞微米工藝帶來(lái)的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié)，約占整個(gè)芯片開(kāi)發(fā)周期的50％～80％，采用
2019-10-11 07:07:07
SoC驗(yàn)證超越了常規(guī)邏輯仿真，但用于加速SoC驗(yàn)證的廣泛應(yīng)用的三種備選方法不但面臨可靠性問(wèn)題，而且難以進(jìn)行權(quán)衡。而且，最重要的問(wèn)題還在于硬件加速訪問(wèn)權(quán)限、時(shí)機(jī)及其穩(wěn)定性。
2019-11-11 06:37:11
易用、綜合而全面的全速ASIC/ASSP驗(yàn)證工作流程，能顯著加速ASIC、ASSP以及SoC設(shè)計(jì)的功能驗(yàn)證。Confirma平臺(tái)包括Certify多FPGA實(shí)施工具、HAPS以及采用
2018-11-20 15:49:49
機(jī)的協(xié)商，保持接口參數(shù)同步;數(shù)據(jù)通道驗(yàn)證在該接口參數(shù)下的功能和性能，實(shí)現(xiàn)了接口的功能和性能驗(yàn)證的自動(dòng)化，大大提高了測(cè)試效率，保證測(cè)試用例的覆蓋率。該工具適用于多種平臺(tái)下的UART和SPI接口驗(yàn)證。0
2019-06-21 05:00:09
目前我使用NI的機(jī)箱采集數(shù)據(jù)，labview做軟件平臺(tái)生成一個(gè)系統(tǒng)。想要達(dá)到實(shí)時(shí)性效果。能否給NI或labview采用硬件加速，提高處理速的呢？如何做呢？有什么資料可以參考？
2018-09-29 09:34:24
【招聘】射頻/模擬、ASIC設(shè)計(jì)/驗(yàn)證、系統(tǒng)、模擬設(shè)計(jì)等 射頻集成電路工程師（TRX 方向）-BJ 射頻/模擬集成電路工程師（RF/Analog IC Engineer）-BJ 射頻IC工程師
2017-03-03 14:54:37
ASIC做原型驗(yàn)證（Prototyping）的。不可否認(rèn)，原型驗(yàn)證仍然是FPGA的一個(gè)重大市場(chǎng)?！ ≡贏I應(yīng)用中，除了對(duì)RTL code的功能驗(yàn)證和高速仿真外，F(xiàn)PGA Prototyping對(duì)于產(chǎn)品
2023-03-28 11:14:04
職位描述：1．負(fù)責(zé)我司數(shù)據(jù)通信產(chǎn)品的FPGA和ASIC應(yīng)用的仿真驗(yàn)證工作； 2．著重負(fù)責(zé)仿真驗(yàn)證平臺(tái)系統(tǒng)的搭建和仿真驗(yàn)證方法的引進(jìn)； 3．編寫各種設(shè)計(jì)文檔和標(biāo)準(zhǔn)化資料，實(shí)現(xiàn)資源、經(jīng)驗(yàn)共享。 任職要求
2015-07-16 11:04:49
SystemC和SystemVerilog在設(shè)計(jì)中的地位問(wèn)題，我認(rèn)為在驗(yàn)證方面，SystemC有明顯的優(yōu)勢(shì)。如果你設(shè)計(jì)純粹的ASIC，那么用SystemVerilog可能就足夠了。但是在很多場(chǎng)合，軟硬件同時(shí)存在
2012-03-01 11:30:19
工程師（在印度諾伊達(dá)同事支持之下）的最近經(jīng)歷表明，事情可能在變化。更具體地講，將運(yùn)行于軟件仿真器上的驗(yàn)證平臺(tái)和運(yùn)行于硬件仿真器的設(shè)計(jì)進(jìn)行聯(lián)調(diào)是可行的，從而充分利用兩個(gè)驗(yàn)證平臺(tái)的價(jià)值。構(gòu)建參考設(shè)計(jì)，促進(jìn)
2017-04-05 14:17:46
本文提出了一種基于FPGA的NoC驗(yàn)證平臺(tái)。詳細(xì)討論了該驗(yàn)證平臺(tái)中FPGA硬件平臺(tái)和NoC軟件的基本功能，并闡述了TG／R，MPU，MPI以及NoC軟件的可重用性等特點(diǎn)。通過(guò)一個(gè)實(shí)例仿真驗(yàn)證的結(jié)果說(shuō)明了該驗(yàn)證平臺(tái)的基本功能和優(yōu)越性。
2021-05-06 07:20:48
電子硬件設(shè)計(jì)仿真：批量驗(yàn)證神器 雖然摩爾定律進(jìn)行了三次修改：現(xiàn)在規(guī)定約兩年內(nèi)使集成電路中的晶體管數(shù)目增加一倍，但趨勢(shì)是設(shè)計(jì)/器件會(huì)繼續(xù)變得越來(lái)越大。如今，平均設(shè)計(jì)尺寸達(dá)到或超過(guò) 5，000 萬(wàn)
2015-04-15 20:10:45
、強(qiáng)大的操作和顯示方法，讓用戶能夠從更多角度查看電路工作情況，同時(shí)使得使用方法更加簡(jiǎn)單。 針對(duì)這些需求，圣景微電子開(kāi)發(fā)了Matrix Stimuli這個(gè)通用仿真驗(yàn)證平臺(tái)，它將數(shù)字電路、模擬電路的仿真
2012-04-27 14:33:36
在設(shè)計(jì)、仿真、開(kāi)發(fā)、調(diào)試、測(cè)試、集成驗(yàn)證和維護(hù)等各階段配置項(xiàng)級(jí)別和系統(tǒng)級(jí)別的動(dòng)態(tài)測(cè)試與驗(yàn)證。ETest提供了針對(duì)嵌入式系統(tǒng)的半實(shí)物硬件在環(huán)仿真測(cè)試環(huán)境，通過(guò)模擬待測(cè)系統(tǒng)的外部環(huán)境并產(chǎn)生信號(hào)輸入到待
2021-12-21 06:37:13
?；贔PGA的原型驗(yàn)證方法憑借其速度快、易修改、真實(shí)性的特點(diǎn)，已經(jīng)成為ASIC芯片設(shè)計(jì)中重要的驗(yàn)證方法。本文主要描述高頻RFID芯片的FPGA原型驗(yàn)證平臺(tái)的設(shè)計(jì)，并給出驗(yàn)證結(jié)果。1、RFID芯片的FPGA
2019-05-29 08:03:31
摘要：在芯片規(guī)模指數(shù)式上升和要求面市時(shí)間快速縮短的雙重壓力下，驗(yàn)證已成為數(shù)字集成電路設(shè)計(jì)的瓶頸。利用硬件加速驗(yàn)證技術(shù)能很好地解決這一問(wèn)題。該文論述了硬件加速驗(yàn)
2010-04-26 10:20:15
16 摘要：在ASIC設(shè)計(jì)中首先重要的就是要對(duì)系統(tǒng)進(jìn)行邏輯功能驗(yàn)證，確保系統(tǒng)功能的正確。本文介紹了一個(gè)基于MentorGraphics公司仿真工具M(jìn)odelsim和Mathworks公司的Matlab構(gòu)建的平臺(tái)對(duì)指紋識(shí)別
2010-06-08 08:43:1528 平臺(tái)ASIC架構(gòu)突破傳統(tǒng)ASIC設(shè)計(jì)局限性
采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡(jiǎn)化接口設(shè)計(jì)
2009-12-27 13:33:331146 
永磁同步直線電機(jī)硬件在環(huán)實(shí)時(shí)仿真平臺(tái)
挑戰(zhàn)：采用LabView8.6.1和兩個(gè)cRIO軟硬件平臺(tái)快速搭建一套永磁同步直線電機(jī)硬件在環(huán)實(shí)時(shí)仿真系統(tǒng)。
2010-05-13 10:24:072168 
對(duì)ASIC設(shè)計(jì)進(jìn)行FPGA原型驗(yàn)證時(shí),由于物理結(jié)構(gòu)不同,ASIC的代碼必須進(jìn)行一定的轉(zhuǎn)換后才能作為FPGA的輸入。 現(xiàn)代集成電路設(shè)計(jì)中,芯片的規(guī)模和復(fù)雜度正呈指數(shù)增加。尤其在ASIC設(shè)計(jì)流程中
2011-03-25 15:16:20108 針對(duì)數(shù)字信號(hào)處理器的不同仿真和驗(yàn)證要求,提出了一種可測(cè)性軟硬件協(xié)同仿真和驗(yàn)證平臺(tái)的設(shè)計(jì). 采用可配置IP 模塊和總線結(jié)構(gòu),實(shí)現(xiàn)了硬件平臺(tái)可配置性和可重用性;采用在線仿真模塊
2011-06-09 17:54:2139 基于動(dòng)態(tài)的RTL仿真依然是驗(yàn)證超大規(guī)模集成電路的主要方法 在使用動(dòng)態(tài)仿真方法對(duì)通用微處理器這樣大規(guī)模的設(shè)計(jì)進(jìn)行功能驗(yàn)證時(shí)仿真速度成為了瓶頸#通常的解決方案是使用:.? 進(jìn)行硬
2011-06-28 17:09:1340 本文基于PXI和cRIO搭建了ESP硬件在環(huán)仿真平臺(tái)。平臺(tái)可以將控制器放在仿真回路中，方便對(duì)控制器中的算法進(jìn)行測(cè)試。仿真試驗(yàn)臺(tái)的搭建提高了ESP控制算法的開(kāi)發(fā)速度。
2011-08-26 10:31:276238 
本文描述ASIC驗(yàn)證方法和過(guò)程，有助于ASIC設(shè)計(jì)者對(duì)驗(yàn)證的認(rèn)識(shí)。模擬是驗(yàn)證ASIC并產(chǎn)生測(cè)試矢量的唯一途徑，設(shè)計(jì)者可以對(duì)ASIC芯片或者在ASIC應(yīng)用系統(tǒng)中進(jìn)行功能和時(shí)序模擬。
2012-05-24 09:32:4723 本文描述ASIC驗(yàn)證方法和過(guò)程，有助于ASIC設(shè)計(jì)者對(duì)驗(yàn)證的認(rèn)識(shí)。模擬是驗(yàn)證ASIC并產(chǎn)生測(cè)試矢量的唯一途徑，設(shè)計(jì)者可以對(duì)ASIC芯片或者在ASIC應(yīng)用系統(tǒng)中進(jìn)行功能和時(shí)序模擬。
2012-05-24 09:32:4727 Mentor Graphics公司（納斯達(dá)克代碼：MENT）今天宣布推出支持 25G、50G 和 100G 以太網(wǎng)的 Veloce? VirtuaLAB 以太網(wǎng)環(huán)境。這種支持可為目前基于大規(guī)模以太網(wǎng)的設(shè)計(jì)提供高效、基于硬件仿真的驗(yàn)證。
2015-10-30 14:49:27777 ? （EVP） 上提供，設(shè)計(jì)人員在使用 Questa? 仿真軟件和 Veloce? 硬件仿真器對(duì)采用此新規(guī)范的芯片設(shè)計(jì)進(jìn)行驗(yàn)證時(shí)，可利用它簡(jiǎn)化并加快驗(yàn)證流程。
2015-11-12 11:28:111132 Technologies在其一款支持光線追蹤技術(shù)的圖形處理器 （GPU） PowerVR Wizard GR6500 的內(nèi)部驗(yàn)證流程中，部署了 Veloce? 硬件仿真平臺(tái)的虛擬測(cè)試平臺(tái)加速 （TBX） 技術(shù)。
2015-12-21 16:41:091429 俄勒岡州威爾遜維爾，2016 年 2 月 25 日 – Mentor Graphics公司（納斯達(dá)克代碼：MENT）今天宣布，推出用于 Veloce? 硬件仿真平臺(tái)的新型應(yīng)用程序，自此開(kāi)辟了硬件仿真
2016-02-26 17:50:351068 2016 年 3 月 1 日 ─Imagination Technologies 和明導(dǎo)國(guó)際（Mentor Graphics）宣布，雙方已就硬件模擬（emulation）技術(shù)展開(kāi)合作，以協(xié)助共同客戶加速產(chǎn)品的上市時(shí)間。
2016-03-01 11:38:571168 。如此一來(lái)，Mentor 將會(huì)把 Ixia 的虛擬版本測(cè)試產(chǎn)品系列 IxNetwork? Virtual Edition （VE） 與 Mentor? Veloce? 硬件加速仿真平臺(tái)進(jìn)行集成，以加速復(fù)雜網(wǎng)絡(luò)芯片的驗(yàn)證。
2016-04-13 11:05:071299 俄勒岡州威爾遜維爾，2016 年 4 月 20 日 — Mentor Graphics公司（納斯達(dá)克代碼：MENT）今日宣布，Mentor? 硬件加速仿真服務(wù)采用具有專業(yè)服務(wù)和 IP 的 Veloce? 硬件加速仿真平臺(tái) ，借此加速仿真驗(yàn)證并降低與片上系統(tǒng) （SoC） 設(shè)計(jì)相關(guān)的風(fēng)險(xiǎn)。
2016-04-20 11:22:082307 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論