国产chinesehdxxxx老太婆,办公室玩弄爆乳女秘hd,扒开腿狂躁女人爽出白浆 ,丁香婷婷激情俺也去俺来也,ww国产内射精品后入国产

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

以xa-vcs為例如何進(jìn)行cosim仿真驗(yàn)證?

冬至子 ? 來源:一片冰芯 ? 作者:一片冰芯 ? 2023-10-31 17:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

**1 **層級(jí)關(guān)系

曾經(jīng)我一直認(rèn)為cosim最頂層必須是一個(gè)數(shù)字頂層,其實(shí)不然。具體使用哪個(gè)做頂層要看項(xiàng)目,以數(shù)字為頂層的好處是,模擬仿真的結(jié)果都轉(zhuǎn)換為數(shù)字,比較好處理。

當(dāng)數(shù)字模塊是一個(gè)專用模塊,其它是以模擬模塊為主,這時(shí)候可以用模擬作為頂層。

圖1給出了數(shù)字做頂層時(shí)的cosim層級(jí)關(guān)系,最頂層是數(shù)字,底層模擬模塊可以包含數(shù)字,數(shù)字模塊也可包含模擬,仿真時(shí)數(shù)字和模擬接口用a2d和d2a進(jìn)行轉(zhuǎn)換 。

圖片

Fig1. 數(shù)字做頂層時(shí)cosim層級(jí)關(guān)系.

**2 **仿真步驟

Synopsys做為主流三大EDA供應(yīng)商(另外兩家是CadenceMentor),其自帶的文檔就是最好的,我們不用費(fèi)勁周折去網(wǎng)上找,xa-vcscosim仿真方法在xa的安裝目錄下有實(shí)例($xa_install_dir/doc/tutorials/mixed_signal/XA-VCS),照著實(shí)例跑一下流程就行,xa自帶4位加法器cosim仿真文件如圖2所示。

圖片

Fig2. xa自帶cosim仿真實(shí)例文本

XA-VCS_tutorial.pdf中給出了仿真方法并對(duì)文件做了注釋,注釋如圖3所示。

圖片

Fig3. XA-VCS 4位加法器文件注釋

仔細(xì)讀一下XA-VCS_tutorial.pdf文檔并實(shí)際操作一下就能學(xué)會(huì)。

注:執(zhí)行run_xa_vcs命令之前要先啟動(dòng)xa和vcs軟件,run_xa_vcs不認(rèn)的話chmod一下。

例子雖然簡(jiǎn)單,帶來的問題就是Case覆蓋不全。例子中并沒有給出模擬到數(shù)字,數(shù)字到模擬之間的電平轉(zhuǎn)換規(guī)則,具體語法可參考文獻(xiàn)[2]中的a2d和d2a命令,將想要的電平轉(zhuǎn)換規(guī)則寫在vcsAD.init文本。

finesim-vcs或hsim-vcs仿真方法與xa-vcs類似,只要將vcsAD.init中的xa指令換成finesim或hsim即可。

**3 **仿真結(jié)果

圖4給出了我用finesim-vcs仿真pll的結(jié)果(根據(jù)xa自帶的例子改的),可見a2d/d2a的轉(zhuǎn)換是正確的。

圖片

Fig4. finesim-vcs仿真pll a2d/d2a轉(zhuǎn)換

圖5給出了我用finesim-vcs仿真pll的vctrl波形(模擬),可見環(huán)路能夠正常鎖定。

圖片

Fig5. finesim-vcs仿真pll vctrl波形

圖6給出了我用Cadence AMS(步驟跟xa-vcs類似,只是多了圖形界面(個(gè)人不太喜歡圖形界面,影響效率,不過流程也沒那么簡(jiǎn)單)仿真二分頻的波形。

圖片

Fig6. AMS仿真分頻器波形

**4 **思考與討論

①a2d和d2a該如何合理寫入vcsAD.init?②如何從xa切換到finesim?③如何用Cadence的AMS做混仿,AMS與xa-vcs各自的優(yōu)缺點(diǎn)是什么?

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • EDA工具
    +關(guān)注

    關(guān)注

    4

    文章

    273

    瀏覽量

    32884
  • 加法器
    +關(guān)注

    關(guān)注

    6

    文章

    183

    瀏覽量

    30779
  • 電平轉(zhuǎn)換
    +關(guān)注

    關(guān)注

    3

    文章

    157

    瀏覽量

    34304
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    80

    瀏覽量

    9928
  • PLL電路
    +關(guān)注

    關(guān)注

    0

    文章

    92

    瀏覽量

    6817
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    絕對(duì)經(jīng)典VCS中文教程

    這么重要,如何進(jìn)行驗(yàn)證呢?對(duì)于驗(yàn)證來說,不同等級(jí)的驗(yàn)證,它的方法是不一樣的。什么是驗(yàn)證的等級(jí),從設(shè)計(jì)流程(下圖)可以看到,
    發(fā)表于 12-15 10:37

    VCS可以驗(yàn)證FPGA RAMB的INIT初值嗎?謝謝

    是把xilinx含有RAMB的仿真庫添加進(jìn)VCS compile,并且?guī)熘械腞AMB也是有INIT的,但是vcs結(jié)果好像對(duì)INIT不敏感,即使我把INIT值改成別的,vcs也是正確的
    發(fā)表于 03-05 11:22

    VCS中如何利用Makefile腳本進(jìn)行仿真?

    怎樣通過Makefile腳本進(jìn)行編譯和仿真?Makefile腳本是如何簡(jiǎn)化VCS仿真設(shè)計(jì)的?
    發(fā)表于 06-18 10:03

    nanosim和vcs混合仿真的過程是怎樣的?

    nanosim和vcs為什么可以聯(lián)合起來進(jìn)行數(shù)字模擬混合仿真?nanosim和vcs混合仿真的過程是怎樣的?
    發(fā)表于 06-18 08:28

    基于linux系統(tǒng)的VCS使用及仿真說明

    最近在學(xué)習(xí)VCS,現(xiàn)將VCS的一些使用心得記錄下來。VCS是synopsys的仿真verilog的仿真器?;趌inux系統(tǒng)。有命令行模式和
    發(fā)表于 07-18 16:18

    一種數(shù)?;旌蟂oC 設(shè)計(jì)協(xié)同仿真驗(yàn)證方法

    數(shù)?;旌闲盘?hào)仿真已經(jīng)成為SoC芯片驗(yàn)證的重要環(huán)節(jié)。文章一款固網(wǎng)短信電話專用SoC芯片例,介紹一種使用Synopsys公司的NanoSim-VCS
    發(fā)表于 05-15 15:41 ?19次下載

    一種數(shù)模混合SoC 設(shè)計(jì)協(xié)同仿真驗(yàn)證方法

    數(shù)?;旌闲盘?hào)仿真已經(jīng)成為SoC芯片驗(yàn)證的重要環(huán)節(jié)。文章一款固網(wǎng)短信電話專用SoC芯片例,介紹一種使用Synopsys公司的NanoSim-VCS
    發(fā)表于 05-15 15:41 ?5次下載

    基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用VCS仿真教程

    VCS-MX的版本,可以混合編譯Verilog和VHDL語言 由于在linux系統(tǒng)中個(gè)人用戶各種權(quán)限被限制,導(dǎo)致很多地方無法正常使用軟件之間的協(xié)調(diào)工作。 為了以防萬一,在此個(gè)人用戶去實(shí)現(xiàn)vivado調(diào)用VCS
    的頭像 發(fā)表于 07-05 03:30 ?1.2w次閱讀
    基于linux系統(tǒng)實(shí)現(xiàn)的vivado調(diào)用<b class='flag-5'>VCS</b><b class='flag-5'>仿真</b>教程

    如何使用Synopsys VCS仿真進(jìn)行ZYNQ BFM IPI設(shè)計(jì)仿真

    了解如何使用Vivado中的Synopsys VCS仿真器使用ZYNQ BFM IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,IP或整
    的頭像 發(fā)表于 11-29 06:59 ?5338次閱讀

    如何使用Vivado中的Synopsys VCS仿真進(jìn)行仿真

    了解如何使用Vivado中的Synopsys VCS仿真器使用MicrBlaze IPI設(shè)計(jì)運(yùn)行仿真。 我們將演示如何編譯仿真庫,IP或
    的頭像 發(fā)表于 11-29 06:57 ?7870次閱讀

    安世亞太:中國(guó)仿真何進(jìn)行切實(shí)可行的工程化驗(yàn)證

    自主仿真發(fā)展,不僅需要一往無前的勇氣,更需要踏實(shí)邁進(jìn)的智慧。方向不明,對(duì)標(biāo)盲目,只會(huì)如盲人瞎馬,夜半臨池,危險(xiǎn)漸近而不自知。中國(guó)仿真企業(yè)如星星之火,期待形成自主發(fā)展燎原之勢(shì),此時(shí),如何進(jìn)行切實(shí)可行
    的頭像 發(fā)表于 01-24 11:06 ?1680次閱讀

    使用VCS兩種仿真flow的基本步驟

    VCS是一個(gè)高性能、高容量的編譯代碼仿真器,它將高級(jí)抽象的驗(yàn)證技術(shù)集成到一個(gè)開放的本地平臺(tái)中。它能夠分析、編譯和編譯Verilog、VHDL、SystemVerilog和OpenVera所描述
    的頭像 發(fā)表于 05-07 14:20 ?5767次閱讀

    淺談VCS的兩種仿真flow

    幾乎所有的芯片設(shè)計(jì)、芯片驗(yàn)證工程師,每天都在和VCS打交道,但是由于驗(yàn)證環(huán)境的統(tǒng)一化管理,一般將不同的編譯仿真選項(xiàng)集成在一個(gè)文件里,只需要一兩個(gè)人維護(hù)即可。所以大部分人比較少有機(jī)會(huì)去深
    的頭像 發(fā)表于 01-10 11:20 ?5194次閱讀

    如何用vcs+verdi仿真Verilog文件

    我們一個(gè)簡(jiǎn)單的加法器例,來看下如何用vcs+verdi仿真Verilog文件并查看波形。 源文件內(nèi)容如下:
    的頭像 發(fā)表于 05-11 17:03 ?2268次閱讀
    如何用<b class='flag-5'>vcs</b>+verdi<b class='flag-5'>仿真</b>Verilog文件

    VCS 仿真option 解析

    VCS仿真選項(xiàng)分編譯(compile-time)選項(xiàng)和運(yùn)行(run-time)選項(xiàng)。編譯選項(xiàng)用于RTL/TB的編譯,一遍是編譯了就定了,不能在仿真中更改其特性,例如define等等。
    的頭像 發(fā)表于 01-06 10:19 ?4336次閱讀