半導體產(chǎn)業(yè)網(wǎng)獲悉：香港科技大學電子與計算機工程系陳敬教授課題組，在第70屆國際電子器件大會（IEEE International Electron Devices Meeting, IEDM 2024）上報告了多項基于寬禁帶半導體氮化鎵，碳化硅的最新研究進展。研究成果覆蓋功率器件技術(shù)和新型器件技術(shù)：

高速且具備優(yōu)越開關(guān)速度控制能力的3D堆疊式GaN/SiC cascode 功率器件

Paper 25-1, “Stacked Strongly Coupled GaN/SiC Cascode Device with Fast Switching and Reclaimed Strong dv/dt Control”, Ji Shu, Heng Wang, Mian Tao, Yat Hon Ng, Sirui Feng, Yangming Du, Zongjie Zhou, Jiahui Sun, Ricky Shi-Wei Lee, Kevin Jing Chen

多年來，商業(yè)SiC MOSFET的MOS溝道低遷移率（< 40 cm2/V·s）一直是限制寬禁帶SiC材料充分釋放其性能的瓶頸問題。陳敬教授課題組提出的GaN/SiC 混合型cascode 器件將SiC MOSFET的低遷移率MOS 溝道替換為基于GaN的2DEG溝道，將溝道遷移率大幅提升至2000 cm2/V·s左右。為充分發(fā)揮GaN/SiC cascode 器件的開關(guān)性能，該團隊為該器件開發(fā)了3D堆疊式的封裝方案，有效解決了合封器件長期存在的寄生電感瓶頸。與最新一代寬禁帶半導體1.2 kV高功率商業(yè)器件相比，新器件的開關(guān)速度有顯著提升（圖1-1）。

圖1-1：GaN/SiC cascode 器件的3D堆疊封裝及其高速開關(guān)能力

此外，cascode器件長期受制于其較弱的開關(guān)速度控制能力。針對該問題，研究團隊首次分析、提出和實驗驗證了低壓器件的CGD是從根本上提升cascode器件開關(guān)速度控制能力的關(guān)鍵（圖1-2）。從而首次在cascode功率器件上實現(xiàn)了用戶樂于使用的通過外加柵極電阻調(diào)控開關(guān)速度的方法。

圖1-2：GaN/SiC開關(guān)速度控制方案與實驗數(shù)據(jù)驗證。增加低壓器件的CGD之后，cascode器件具備通過柵極電阻實現(xiàn)開關(guān)速度控制的能力。

2.用于柵極高壓保護及光-電同步驅(qū)動的全GaN基半導體柵增強型 HEMT

Paper 40-6, “An All-GaN Semiconducting-Gate HEMT for Inherent Gate-Level High-Voltage Protection and Synchronous Switching with Photoelectrically Enhanced Conductivity”, Sirui Feng, Haochen Zhang, Tao Chen, Li Zhang, Wenjie Song, Song Yang, Yutao Geng, Zheyang Zheng, Kevin J. Chen

p-GaN柵增強型GaN基功率HEMT在近年來實現(xiàn)了快速發(fā)展和初步商業(yè)化，但該器件由于缺乏內(nèi)在的柵極過壓保護結(jié)構(gòu)，在使用中困擾于較低的柵極耐壓能力和安全柵壓上限。針對這一瓶頸，陳敬教授課題組提出采用N型摻雜的GaN帽層作為半導體柵極以取代傳統(tǒng)的金屬柵極，構(gòu)建n-GaN/p-GaN/AlGaN/GaN增強型HEMT，具體結(jié)構(gòu)如圖2-1所示，其中在有源區(qū)溝道上方的n-GaN為本征柵極（IG），有源區(qū)之外的外部柵極（XG）連接柵極金屬提供柵壓。

圖2-1：全GaN基半導體柵增強型HEMT的3D結(jié)構(gòu)示意圖（左）、主/側(cè)視圖（中）及柵極過壓保護能力（右）

該器件中，本征柵極和外部柵極實現(xiàn)了去耦合。隨著正向柵壓的增加、n-GaN逐漸完全耗盡時，本征柵壓達到固定的、不隨外部柵壓變化的鉗位電壓。基于此原理，n-GaN半導體柵可作為器件自身的柵極保護結(jié)構(gòu)，實現(xiàn)靜態(tài)400 V、瞬態(tài)千伏級的柵極耐壓，相比傳統(tǒng)金屬柵器件的耐壓能力大幅提升（圖2-1）。此外，由于半導體柵極無金屬覆蓋，有利于紫外光的穿透和在GaN柵極區(qū)域中的吸收，因此可利用外部紫外光源作為輔助驅(qū)動，實現(xiàn)光-電同步開關(guān)，增強溝道調(diào)控能力，降低器件導通電阻。

3.用于儲備池計算的寬禁帶半導體可重構(gòu)類神經(jīng)晶體管

Paper 15-6, “Reconfigurable Neurotransistors Based on Wide-bandgap Semiconductors for Adaptive Reservoir Computing”, Tao Chen , Zheyang Zheng, Sirui Feng , Li Zhang, Yan Cheng, Yat Hon Ng, Kevin J. Chen

圖3-1: 氮化鎵可重構(gòu)晶體管及其工作原理示意圖

圖3-2: 基于氮化鎵可重構(gòu)晶體管的儲備池計算系統(tǒng)（左）及在不同時間尺度下時序信號預測結(jié)果（右）

傳統(tǒng)的人工神經(jīng)網(wǎng)絡模型通常需要大量的權(quán)重參數(shù)和硬件計算資源。以物理儲備池計算（Reservoir Computing）為代表的神經(jīng)網(wǎng)絡，利用物理系統(tǒng)固有的非線性特征和動態(tài)演化過程作為計算資源，可顯著提升系統(tǒng)效率。然而，目前基于電子器件的物理儲備池大多受限于單一的非線性響應和短期記憶效應，難以處理不同時間尺度的信號。同時，處理信號物理儲備池器件與存儲權(quán)重的非易失存儲器件大多基于不同材料，難以同片集成。

針對這一問題，陳敬教授課題組提出了一種基于氮化鎵的可重構(gòu)晶體管（圖3-1）。該器件基于p-GaN/AlGaN/GaN平臺，利用p型氮化鎵作為溝道材料，結(jié)合不同的柵極結(jié)構(gòu)設(shè)計，構(gòu)成易失型和非易失型存儲器件，分別作為儲備池計算中的儲備池層和讀出層。其中，易失型器件基于頂柵/介質(zhì)/浮柵/半導體/背柵的柵極結(jié)構(gòu)，以浮柵作為短期存儲電荷的媒介，利用雙柵結(jié)構(gòu)分別調(diào)節(jié)器件的非線性輸入輸出響應和短期記憶保持時間，實現(xiàn)可重構(gòu)的物理儲備池。非易失型器件基于頂柵/介質(zhì)/半導體/背柵的柵極結(jié)構(gòu)，以介質(zhì)/半導體界面的深能級陷阱態(tài)作為長期存儲電荷的媒介，利用電子和空穴注入，實現(xiàn)了快速權(quán)重更新、多態(tài)存儲和高耐久性。利用該可重構(gòu)晶體管，進一步構(gòu)建了一種具有高度適應性的儲備池計算系統(tǒng)，實現(xiàn)了在不同時間尺度上的混沌時間序列預測（圖3-2）。