国产chinesehdxxxx老太婆,办公室玩弄爆乳女秘hd,扒开腿狂躁女人爽出白浆 ,丁香婷婷激情俺也去俺来也,ww国产内射精品后入国产

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

仿真又不對(duì)?看看一流工程師怎么分析!

工程師看海 ? 來源:工程師看海 ? 作者:工程師看海 ? 2025-05-06 16:56 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原文授權(quán)自知乎up:蔣宇辰

仿真又錯(cuò)了,真實(shí)電路出來的結(jié)果完全不一樣?!?/p>

“別用仿真了,反正都仿不準(zhǔn),不如直接搭個(gè)電路試試。”

“xxx仿真器根本不行,仿出來一堆錯(cuò)的?!?/p>

仿真不準(zhǔn)這個(gè)都市傳說好像又雙叒叕靈驗(yàn)了,我在測(cè)試一個(gè)運(yùn)放性能的時(shí)候發(fā)現(xiàn)帶寬明顯不符合預(yù)期。

測(cè)試電路是這樣的

f1e56a54-2a57-11f0-902f-92fbcf53809c.jpg

仿真結(jié)果是這樣的

f202d2a6-2a57-11f0-902f-92fbcf53809c.jpg

實(shí)際測(cè)試結(jié)果是這樣的

f20f3820-2a57-11f0-902f-92fbcf53809c.jpg

仿真帶寬17MHz,實(shí)際電路帶寬3MHz,仿真你在逗我?反復(fù)檢查電路,確認(rèn)沒有焊接錯(cuò)誤,物料參數(shù)也是正確的,但是測(cè)再多遍都是這個(gè)結(jié)果。

又一篇吐槽仿真不準(zhǔn)的文章?當(dāng)然不是。遇到問題先懷疑自己的實(shí)驗(yàn)是否合理,很多問題藏在不起眼的細(xì)節(jié)里。

對(duì)于一個(gè)有一定經(jīng)驗(yàn)的老油條來說,找到問題也不是特別難,很快反應(yīng)過來哪里翻車了,修正錯(cuò)誤,再試一次。

Bingo!實(shí)際電路與仿真結(jié)果基本吻合。

f21eafe4-2a57-11f0-902f-92fbcf53809c.jpg

問題出在哪里?

這又是一個(gè)很基礎(chǔ)但容易被忽視問題:SPICE的AC仿真,究竟仿的是大信號(hào)模型還是小信號(hào)模型?

(很多看《運(yùn)放秘籍》的同學(xué)也有相同的疑問,在Multisim里都是一樣的,AC仿真時(shí)是小信號(hào)模型,因此信號(hào)源的幅值不會(huì)有影響)

可能有人覺得大信號(hào)小信號(hào)要看仿真設(shè)置,激勵(lì)源幅度大就是大信號(hào),激勵(lì)源幅度小就是小信號(hào)。正不正確只需要簡(jiǎn)單驗(yàn)證一下就好,還是上面的電路,對(duì)激勵(lì)源的幅度進(jìn)行掃參(100m、200m、500m、1、2)看看結(jié)果。

5條曲線完全重合,仿真結(jié)果根本不受激勵(lì)源幅度的影響!

f2338b8a-2a57-11f0-902f-92fbcf53809c.jpg

驚不驚喜,意不意外?其實(shí)認(rèn)真看過仿真器手冊(cè)就不會(huì)感到意外了。

LTspice手冊(cè)關(guān)于.AC仿真命令的標(biāo)題就是“.AC -- Perform an Small Signal AC Analysis Linearized About the DC Operating Point”。AC仿真仿的是小信號(hào)模型。

事實(shí)上在AC仿真中,激勵(lì)源的幅度大小沒有任何意義,這只是一個(gè)用于計(jì)算的數(shù)字,不代表任何物理量,只要你愿意從1E-9取到1E9都可以。AC仿真可以理解成在靜態(tài)工作點(diǎn)處把電路抽象成系統(tǒng)模型,模型一定傳遞函數(shù)自然就定了,傳遞函數(shù)當(dāng)然不會(huì)受激勵(lì)信號(hào)幅度的影響。

我們習(xí)慣上把激勵(lì)源幅度設(shè)置為1,是為了方便顯示結(jié)果,只要把輸出顯示出來就等效于電路增益了,不需要再進(jìn)行Vout/Vin的換算。

如果想在仿真中仿大信號(hào)模型,那就不能用AC仿真了,得用TRAN仿真。

“.TRAN -- Perform a Nonlinear Transient Analysis”

TRAN仿真應(yīng)該是最接近于電路實(shí)際行為的仿真,不過仿真結(jié)果是時(shí)域波形,數(shù)據(jù)分析起來有點(diǎn)麻煩。

同樣的電路,改成TRAN仿真,用.MEAS命令算一下2MHz下各種激勵(lì)幅度對(duì)應(yīng)的電路增益。

f24495c4-2a57-11f0-902f-92fbcf53809c.jpg

得到的結(jié)果如下,可以看到激勵(lì)信號(hào)500mV時(shí),電路增益開始明顯降低,輸出波形也開始畸變。

Measurement: res3
stepres1/res2
12.00587
22.00584
31.90498
41.02201
50.510008

f24ce670-2a57-11f0-902f-92fbcf53809c.jpg

回到測(cè)試電路,這次我翻車就翻在了激勵(lì)的幅度上,想著仿真時(shí)都是1,那實(shí)測(cè)時(shí)也用1Vpp,再看看手冊(cè),F(xiàn)PBW(Full Power Bandwidth)試條件是Vo=1Vpp,而我的電路中輸入1Vpp,輸出都2Vpp了,當(dāng)然應(yīng)該用SR(Slew Rate)這個(gè)大信號(hào)模型去考慮,而不是GBW這個(gè)小信號(hào)模型。

f25ef446-2a57-11f0-902f-92fbcf53809c.png

嘗試著改變激勵(lì)幅度多測(cè)幾次頻響,得到了如下的結(jié)果。

所以是仿真錯(cuò)了么?是我錯(cuò)了。

f2684276-2a57-11f0-902f-92fbcf53809c.jpg

原文授權(quán)自知乎up:蔣宇辰

*以下是贈(zèng)送內(nèi)容

細(xì)心的讀者可能發(fā)現(xiàn)了問題:手冊(cè)上當(dāng)Vo=1Vpp時(shí)FPBW是1.6MHz,怎么我在Vo=1Vpp下測(cè)的頻響接近5MHz?

這涉及到大信號(hào)模型的定義問題,這個(gè)FPBW其實(shí)可以用SR推導(dǎo)出來。

我們知道正弦信號(hào)可以用函數(shù)表示:

f275a8ee-2a57-11f0-902f-92fbcf53809c.png

其中A是幅值,f為頻率

它的一階導(dǎo)數(shù)可以用來表示信號(hào)的變化率:

f27ee350-2a57-11f0-902f-92fbcf53809c.png

在定義域內(nèi)有極大值2πfA

因?yàn)镾R就是放大器電壓變化率的極限,令

f294d89a-2a57-11f0-902f-92fbcf53809c.png

帶入A=1V,可以得到

f2a2caa4-2a57-11f0-902f-92fbcf53809c.png

而波特圖儀則是通過掃掃頻,用輸出信號(hào)與輸入信號(hào)幅值的比,測(cè)出的頻響曲線。

當(dāng)輸出信號(hào)超過放大器SR極限時(shí),輸出信號(hào)已經(jīng)明顯失真,也就是說系統(tǒng)不再是線性系統(tǒng)了,而非線性系統(tǒng)的頻率響應(yīng)是沒有意義的。所以我用這種手段測(cè)的大信號(hào)帶寬與手冊(cè)不符也是很正常的。

f2c23d8a-2a57-11f0-902f-92fbcf53809c.jpg

最后再來驗(yàn)證一下SR參數(shù),1.783V/170ns=10.488V/us,與手冊(cè)給出的10V/us吻合。

f2cda260-2a57-11f0-902f-92fbcf53809c.jpg

原文授權(quán)自知乎up:蔣宇辰

原文鏈接:

https://zhuanlan.zhihu.com/p/184742858?share_code=ghuiIT2WrNxL&utm_psn=1899437984148850610

更多運(yùn)放學(xué)習(xí)資料,盡在《運(yùn)放秘籍》四部曲

如果看到這里,請(qǐng)點(diǎn)贊、收藏、分享三連!?

f2dcbaca-2a57-11f0-902f-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 工程師
    +關(guān)注

    關(guān)注

    59

    文章

    1590

    瀏覽量

    69470
  • 仿真
    +關(guān)注

    關(guān)注

    52

    文章

    4276

    瀏覽量

    135779
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA工程師的工資水平,看看你在哪檔!

    FPGA工程師的工資水平,看看你在哪檔!這是北京地區(qū)的工程師工資水平,全國(guó)性的數(shù)據(jù)沒有找到。大家可以參考下,衡量下自己的現(xiàn)狀。
    發(fā)表于 02-24 14:44

    電子工程師必備資料,喜歡的下載看看

    電子工程師必備資料,喜歡的下載看看
    發(fā)表于 09-01 21:36

    招聘銷售工程師

    銷售工程師發(fā)布日期2014-05-09工作地點(diǎn)廣東-深圳市學(xué)歷要求大專工作經(jīng)驗(yàn)不限招聘人數(shù)若干待遇水平面議年齡要求22-35性別要求男有效期2014-08-03職位描述1.開發(fā)新市場(chǎng)客戶 2.按時(shí)
    發(fā)表于 05-09 13:33

    招聘硬件工程師、軟件工程師和系統(tǒng)工程師(醫(yī)療電子)

    公司的主營(yíng)業(yè)務(wù)是研發(fā)基于彈性成像的醫(yī)療儀器,為我國(guó)醫(yī)療健康行業(yè)提供有效準(zhǔn)確的早期診斷和病情監(jiān)測(cè)工具。公司辦公地址位于武漢市東湖高新技術(shù)開發(fā)區(qū)生物醫(yī)藥產(chǎn)業(yè)園內(nèi)。招聘職位:、崗位名稱:軟件工程師; 數(shù)量
    發(fā)表于 07-04 08:42

    誠(chéng)聘FPGA軟件工程師

    獵頭職位:FPGA軟件工程師【上?!繊徫幻枋觯?. 根據(jù)系統(tǒng)需求,參與FPGA器件選型、方案設(shè)計(jì),負(fù)責(zé)邏輯設(shè)計(jì)、仿真和調(diào)試;2. 編寫FPGA設(shè)計(jì)文檔、測(cè)試文檔與使用文檔等;3. 協(xié)助硬件工程師完成
    發(fā)表于 02-17 11:06

    高薪急聘仿真工程師

    國(guó)內(nèi)某知名大型電器高薪急聘:1高級(jí)電磁仿真工程師數(shù)名碩士電磁場(chǎng)與微波技術(shù)1年以上經(jīng)驗(yàn)2高級(jí)結(jié)構(gòu)仿真工程師數(shù)名碩士力學(xué)、機(jī)械1年以上經(jīng)驗(yàn)3.高級(jí)故障電弧保護(hù)
    發(fā)表于 01-06 09:20

    硬件工程師手冊(cè)基本技能

    華為的硬件工程師手冊(cè),下面是摘段: 1.2.1 硬件工程師基本素質(zhì)與技術(shù)硬件工程師應(yīng)掌握如下基本技能:第、由需求分析至總體方案、詳細(xì)設(shè)計(jì)的
    發(fā)表于 07-12 04:36

    求FPGA開發(fā)工程師、硬件開發(fā)工程師

    FPGA開發(fā)工程師崗位職責(zé):1、根據(jù)系統(tǒng)需求,完成FPGA器件選型和方案設(shè)計(jì);2、負(fù)責(zé)FPGA的Verilog語言編寫、仿真、調(diào)試;3、負(fù)責(zé)FPGA的綜合和測(cè)試工作,編寫FPGA設(shè)計(jì)文檔、測(cè)試文檔等
    發(fā)表于 10-22 11:03

    央企研發(fā)中心--RFIC工程師+ASIC工程師=薪酬面議

    )(ASIC工程師)崗位要求;1.負(fù)責(zé)芯片全局或模塊的后端設(shè)計(jì)。包括實(shí)施從netlist到GDS2的所有物理設(shè)計(jì);負(fù)責(zé)芯片DFT/DFD等可測(cè)性設(shè)計(jì)方案制定、實(shí)現(xiàn),仿真驗(yàn)證,STA時(shí)序分析,ATE測(cè)試向量
    發(fā)表于 08-20 18:02

    【資料】SI工程師如何分析多千兆位串行鏈路、內(nèi)存及接口

    工程師對(duì)于串行鏈路中的通道仿真、AMI需求,如何模擬大量位比特仿真
    發(fā)表于 03-31 10:42

    PCB工程師的4個(gè)級(jí)別,看看你是屬于哪個(gè)?

    PCB工程師的4個(gè)級(jí)別,看看你是屬于哪個(gè)?
    發(fā)表于 04-25 07:11

    FPGA工程師需要具備哪些技能?

    、設(shè)計(jì)思路 FPGA芯片是開發(fā)高速數(shù)字電路設(shè)計(jì)的理想解決方案之。FPGA芯片基于HDL的設(shè)計(jì)方法允許工程師使用高級(jí)語言進(jìn)行設(shè)計(jì)。因此,F(xiàn)PGA工程師需要具備設(shè)計(jì)思路能力,包括分析
    發(fā)表于 11-09 11:03

    信號(hào)完整性工程師_SI工程師前景分析

    信號(hào)完整性工程師_SI工程師前景分析
    發(fā)表于 11-30 11:37 ?1w次閱讀

    如何理解工程師文化

    近期公司技術(shù)中心在內(nèi)部發(fā)起了工程師文化調(diào)研,旨在創(chuàng)造一流工程師文化氛圍,提高團(tuán)隊(duì)金融科技能力的強(qiáng)大戰(zhàn)斗力文化,隨心寫了對(duì)工程師文化的見解。
    的頭像 發(fā)表于 02-22 14:08 ?3736次閱讀

    工程師如何使用ADS仿真?如何優(yōu)化ADS仿真?

    工程師如何使用ADS仿真?如何優(yōu)化ADS仿真?我需要詳盡、詳實(shí)、細(xì)致的最少1500字的文章 摘要: 高級(jí)設(shè)計(jì)系統(tǒng)(ADS)是種強(qiáng)大的模擬和設(shè)計(jì)軟件工具,被世界各地的射頻和微波
    的頭像 發(fā)表于 10-20 14:22 ?3997次閱讀