FPGA巨頭殊死戰(zhàn)愈演愈烈。Altera近來頻頻加碼先進制程投資，并發(fā)動IP廠購并攻勢，全面向FPGA龍頭賽靈思宣戰(zhàn)；對此，賽靈思也正面迎戰(zhàn)，透過新一代設計套件，加速旗下28納米制程SoC FPGA開發(fā)時程，以持續(xù)擴大市場占有率，嚴防Altera坐大。

　　現(xiàn)場可編程門陣列（FPGA）市場正掀起先進制程產品激斗。2013年電子高峰論壇（Globalpress Electronics Summit）中，一如往年邀請兩大FPGA重量級開發(fā)商賽靈思（Xilinx）與Altera，分別探討其最新FPGA技術發(fā)展動態(tài)與投資布局。從中可發(fā)現(xiàn)，Altera今年將祭出多元制程策略，同步采用臺積電的55納米（nm）嵌入式閃存（Embedded Flash）、28/20納米，以及英特爾（Intel）的14納米鰭式電晶體（FinFET）制程（圖1），進一步問鼎FPGA市場龍頭寶座。

　　圖1 Altera未來將啟用多元制程，擴大市占。

　　至于目前的FPGA市占一哥賽靈思則將主力擺在28、20納米及叁維芯片（3D IC）產品發(fā)展上，日前并發(fā)布最新一代專攻28納米以下制程的系統(tǒng)單芯片（SoC）FPGA設計套件，加速SoC內部異質硅智財（IP）整合與平臺開發(fā)流程，以持續(xù)發(fā)揮在28納米制程上的領先優(yōu)勢，防堵Altera超前。

　　顯而易見，兩家FPGA大廠在先進制程方面的激戰(zhàn)一觸即發(fā)，后續(xù)市占桂冠是否易主已成為業(yè)界關注焦點。

　　發(fā)動購并/多制程攻勢　Altera猛擴FPGA陣容

　　繼攜手英特爾（Intel）布局高階14納米FPGA后，Altera日前再度宣布購并FPGA-based IP供應商--TPACK，強化旗下光傳輸網路（OTN）FPGA元件開發(fā)技術；同時也搶先業(yè)界采納臺積電55納米嵌入式閃存制程（圖2），擴充中低階FPGA低功耗設計能力，全面發(fā)動攻勢挑戰(zhàn)賽靈思的龍頭地位。

　　圖2 臺積電55納米新制程有助提升SoC FPGA性能?！?a href="http://www.194w.cn/soft/special/" target="_blank">資料來源：Altera

　　圖3 Altera產品暨行銷副總裁Vince Hu強調，超高頻寬OTN設備市場將是Altera未來主要的產品鎖定目標。

　　Altera產品暨行銷副總裁Vince Hu（圖3）表示，Altera近來透過擴大與晶圓廠合作55、20和14納米等多元制程，并大舉購入OTN IP方案，持續(xù)補強低到高階FPGA產品陣容，將有助增強該公司未來在汽車、工業(yè)、智慧能源、Gigabit乙太網路（Ethernet）/OTN、廣播，以及先進長程演進計畫（LTE-Advanced）通訊基地臺設備市場的競爭力。

　　看準未來OTN網通設備對頻寬、平行資料處理能力要求將不斷提升，且整體產值規(guī)?？赏?017年達到130億美元，蘊藏龐大商機，Altera更緊鑼密鼓研發(fā)400G OTN高階網通設備FPGA解決方案。

　　Hu透露，Altera不惜重金選用英特爾最先進14納米FinFET制程解決方案，最主要目的就是在最短時間內大幅提高FPGA電晶體門極的電子流通性，使通道效能倍增、功耗降低，進而跟上電信、網通及伺服器設備功能需求迅速演進的腳步。此外，該公司亦已增強OTN映射（Mapping）、多工器 （Multiplexing）和光交叉連結（Optical Cross Connect）等IP設計能量，有助超越100G頻寬的OTN設備盡早成形。

　　另一方面，針對工業(yè)、汽車等元件需求量龐大的應用市場，Altera則導入最新55納米嵌入式閃存制程，并交由臺積電操刀，進一步將芯片門極密度提高十倍，并分別縮減70%的閃存及80%的靜態(tài)隨機存取記憶體（SRAM）單位面積，同時還能發(fā)揮量產經濟效益。

　　Hu強調，儘管采取多元制程的產品策略將增加投資負擔，但對FPGA廠商而言，將是順利搶占巨量資料（Big Data）、異質網路（Heterogeneous Network），以及各種智慧化運算設備商機的重要布局。

　　據悉，Altera也預計在今年底以20納米高介電係數金屬門極（HKMG）技術量產新一代SoC FPGA，強打LTE-Advanced行動通訊、4K×2K影像處理解決方案，以持續(xù)推升在主流FPGA應用市場的競爭力。

　　隨著Altera進一步跨入14納米FinFET制程，并積極補強高階電信、網通設備芯片的IP陣容，不斷壯大發(fā)展聲勢，亦已引發(fā)業(yè)界對賽靈思的FPGA龍頭寶座即將不保的疑慮，因而刺激賽靈思更加積極鞏固市場地位。

　　擴大28nm領先優(yōu)勢　賽靈思祭新版開發(fā)工具

　　面對Altera近來攜手臺積電、英特爾頻頻發(fā)動攻勢，賽靈思也不遑多讓，已于日前發(fā)布新款SoC FPGA設計套件，將以多元IP為主要設計環(huán)境，搭配開放運算視覺資料庫（OpenCV），強化28納米以下制程的可編程設計與自動化IP整合功能（圖 4），加速整體產品開發(fā)時程，進而擴大賽靈思在先進制程上的領先優(yōu)勢。

　　圖4 賽靈思新版SoC FPGA設計套件主要功能。　資料來源：賽靈思

　　圖5 賽靈思設計方法資深行銷總監(jiān)Tom Feist認為，完善的開發(fā)工具對SoC FPGA設計已變得愈來愈重要。

　　賽靈思設計方法資深行銷總監(jiān)Tom Feist（圖5）表示，隨著FPGA制程微縮至28、20納米以下先進制程，并朝向高整合度SoC方向發(fā)展，不僅將增加異質IP整合的困難度，在 C/C++系統(tǒng)級可編程設計方面也將愈來愈復雜，因而驅動FPGA業(yè)者加緊研發(fā)更強大的軟體設計套件，從而提升基于FPGA設計的系統(tǒng)開發(fā)速度，并促進 FPGA順利往20納米以下制程邁進。

　　順應市場發(fā)展趨勢，賽靈思近期已針對旗下28納米All Programmable FPGA，發(fā)布全新設計套件--Vivado 2013.1版。新一代套件將加快28納米SoC FPGA內部IP子系統(tǒng)整合速度，同時透過先進可擴展介面（AXI）讓安謀國際（ARM）處理器核心、FPGA及其他合作伙伴的IP達成自動化連結，以提高多核心SoC效能、IP重復利用價值與系統(tǒng)級可編程設計可靠度。

　　Feist強調，Vivado內建完整OpenCV資料庫，提供各種高畫質（HD）影像監(jiān)控、工業(yè)機器視覺、消費性和醫(yī)療電子顯示器等豐富的視訊處理解決方案，亦可縮短各種應用開發(fā)時程并降低系統(tǒng)復雜度；此外，新增的高層次合成（HLS）硬體加速機制則可提高一百倍的FPGA系統(tǒng)驗證速度，將帶動28納米 FPGA相關設計在今年下半年衝量，進而幫助賽靈思鞏固市占領先地位。

　　不過，Altera近期跨入14納米FinFET制程，并積極補強高階電信、網通設備芯片的IP陣容，不斷壯大發(fā)展聲勢，已更進一步威脅賽靈思的市場地位。

　　對此，F(xiàn)eist指出，賽靈思在業(yè)界主流28納米制程上已累積豐富生產經驗，且異質IP整合技術也優(yōu)于其他廠商；再加上新版設計套件全面加速28納米以下制程的All Programmable SoC FPGA開發(fā)流程，更將成為該公司的王牌產品，以持續(xù)在各個應用領域開疆辟土，有效防堵對手迎頭趕上。