1、前言
　　隨著計算機技術的高速發(fā)展，各工業(yè)發(fā)達國家投入巨資，對現(xiàn)代制造技術進行研究開發(fā)，提出了全新的制造模式，其核心思想之一是柔性化制造，制造系統(tǒng)能夠隨著加工條件的變化動態(tài)調整。目前，各類 MCU 快速發(fā)展，它們不僅運算速度快、價格便宜、種類繁多，而目不同M CU 針對不同的應用在其片上集成了專用控制電路，滿足了不同的應用需求還提高了電路的安全性和穩(wěn)定性。綜合上述的分析與論證，本文設計了一種基于DSP＋CPLD 現(xiàn)場可編程門陣列器件的可重構數(shù)控系統(tǒng)。
　　2、硬件設計
　　本運動控制卡是以PC 機作為主機的運動控制卡，選用DSP 作為核心微處理器，卡上集成編碼器信號采集和處理電路，D/A輸出電路，擴展存儲器電路和PC-DSP通訊電路。PC機把粗處理的數(shù)據(jù)通過DSP-PC 通訊接口傳遞給運動控制系統(tǒng)，DSP通過對光電編碼器反饋信號處理電路的結果分析，計算出與給定位置的誤差值，再通過軟件位置調節(jié)器獲得位置控制量，計算出運動速度控制量，產(chǎn)生的輸出信號經(jīng)D/A 轉換將模擬電壓量送給伺服放大器，通過對伺服電機的控制實現(xiàn)對位置的閉環(huán)控制。系統(tǒng)的結構框圖如圖 1 所示。
　　
　　選用美國TI公司的16位定點DSPTMS320LF2407A作為本運動控制器的核心處理器，地址譯碼、時序邏輯、編碼器信號處理電路用CPLD來完成，用PCI 接口芯片實現(xiàn)雙口RAM與PC 機的通訊，雙口RAM用來存儲和緩沖DSP與PC 機間的通訊數(shù)據(jù)，SRAM用來存儲運動控制器運行時的程序和數(shù)據(jù)。
　?。?）.DSP外部中斷接口處理
　　對于數(shù)控機床來說，由于受工作行程等各方面的限制，在其超過控制范圍時，引入包括限位中斷和編碼器INDEX 信號中斷。每個控制軸有正反方向的兩個限位開關，產(chǎn)生兩個限位信號，4 個軸共8 個限位信號：LIMA+， LIMA -、LIMB +， LIMB -、LIMC +， LIMC-，LIMD+， LIMD -其中“+”表示正限位，“-”表示負限位。這幾個信號通過CPLD 的相與之后接到DSP 的中斷管腳XINT1，同時這些信號通過光藕電路接入DSP的I/O 口。當運動到限位開關處時，就會觸發(fā)DSP的外部中斷信號XINT1，然后DSP就可以根據(jù)I/O 判定是哪個限位開關超過工作范圍。8 個限位開關分別接到DSP 的I/O 口，通過設置MCRA（地址：7090H），MCRB（地址：7092H）為零，使這些復用管腳處于I/O 功能。限位輸入信號的狀態(tài)可以從寄存器PADATDIR（地址：7098H ）和PBDATDIR（地址：709AH）對應的數(shù)據(jù)位讀取，對應的數(shù)據(jù)方向位設為零，以使這些I/O 管腳工作在“輸入”狀態(tài)下。編碼器的INDEX信號處理同上面相類似。每個軸能產(chǎn)生一個INDEX 信號，4 個軸有4個INDEX 信號。這4 個信號通過邏輯與門產(chǎn)生一個中斷信號，接到XINT2，同時接到DSP 的I/O 口，供中斷產(chǎn)生時DSP讀入。
　?。?）。四軸編碼器信號處理電路設計
　　四軸編碼器信號處理電路是對光電編碼器輸出的兩組相差90o 的方波信號的處理，從而獲得執(zhí)行元件實際位置，其輸出是一路16 位的數(shù)字量，反饋給中央處理器，編碼器信號處理電路包括濾波，倍頻，計數(shù)幾個功能模塊，傳統(tǒng)的四軸編碼器信號處理電路采用分立元件來設計，它可靠性、抗干擾能力差，應用CPLD 設計了單片并行四軸編碼器信號處理電路。
　　它具有實時性好，硬件體積小，工作效率高，提高系統(tǒng)的集成度，相對于分立元件，單片并行四軸編碼信號處理電路集成在一個片子上，一方面單片芯片內的門電路、觸發(fā)器的參數(shù)特性是完全一致的，在相同轉速下脈沖信號的脈沖周期可以保持一致。另一方面，電路做在單個芯片內，抗干擾性能比分離器件構成的電路也有很大的提高，增強了系統(tǒng)的靈活性、通用性和可靠性。本文設計是一個四軸伺服系統(tǒng)，因此有八路四組方波信號，A 相B相相差90o，CLR，CLK，WE 分別為輸出清零，系統(tǒng)時鐘和輸出使能，SEL*是輸出選擇信號，選擇X，Y，Z，A中的一組信號處理的結果作為輸出信號，分時送到數(shù)據(jù)總線。
　　濾波模塊的設計
　　編碼盤理論上是穩(wěn)定的方波信號，但在實際操作中，經(jīng)常會存在脈動干擾，濾波模塊的功能是將這些脈動干擾濾掉，降低系統(tǒng)產(chǎn)生誤動作的可能性，提高系統(tǒng)的可靠性，下面的VHDL 程序通過對A，B 兩相方波信號同時延時四個CLK 脈沖，，脈沖寬度小于三個CLK脈沖周期的輸入信號被濾掉。仿真結果如圖：