隨著通信技術(shù)的進(jìn)步，網(wǎng)絡(luò)帶寬以平均每 6 個(gè)月增長(zhǎng) 1 倍的速度提高，然而 CPU 運(yùn)算性能的增長(zhǎng)速度卻遠(yuǎn)遠(yuǎn)無(wú)法滿(mǎn)足高速網(wǎng)絡(luò)數(shù)據(jù)處理的需求。在傳統(tǒng)處理 TCP/IP 協(xié)議的方法中，CPU 的處理負(fù)擔(dān)大部分來(lái)自對(duì) TCP/IP 協(xié)議數(shù)據(jù)的處理，因此 CPU 的運(yùn)算性能逐漸地成為高性能網(wǎng)絡(luò)通信發(fā)展的瓶頸。在這一形勢(shì)下，為將 CPU 從繁重的 TCP/IP 協(xié)議處理負(fù)擔(dān)中解放出來(lái)，本論文提出了一種實(shí)現(xiàn) TCP/IP 協(xié)議處理的硬件解決方案，即利用 FPGA 本身所具有的密度高、速度快、小型化、設(shè)計(jì)靈活、高度并行處理等優(yōu)點(diǎn)，在 FPGA 中實(shí)現(xiàn) TCP/IP 協(xié)議的基本功能。

　　本論文首先對(duì) TCP/IP 協(xié)議棧的基本原理進(jìn)行了詳細(xì)的介紹，其中包括 TCP/IP 的網(wǎng)絡(luò)分層模型、分層模型下協(xié)議數(shù)據(jù)包的封裝和分用、協(xié)議棧中各協(xié)議的基本原理以及各協(xié)議的數(shù)據(jù)幀格式等。其次在對(duì) TCP/IP 協(xié)議內(nèi)容深入掌握的基礎(chǔ)上，對(duì)協(xié)議棧功能進(jìn)行了合理的裁剪，并依據(jù)自頂向下的設(shè)計(jì)方法，對(duì)裁剪后的 TCP/IP 協(xié)議處理功能進(jìn)行模塊劃分。然后論文對(duì)各功能子模塊的設(shè)計(jì)與實(shí)現(xiàn)的具體細(xì)節(jié)進(jìn)行了詳細(xì)介紹，尤其針對(duì) TCP 的可靠性傳輸進(jìn)行了重點(diǎn)說(shuō)明。論文選用 Xilinx ML505 開(kāi)發(fā)板作為硬件開(kāi)發(fā)平臺(tái)，運(yùn)用 Verilog HDL 硬件描述語(yǔ)言將各子模塊的設(shè)計(jì)方案轉(zhuǎn)化為邏輯代碼，經(jīng)過(guò) Xilinx ISE 開(kāi)發(fā)套件的綜合、布局布線(xiàn)、靜態(tài)分析等處理后，最終得到相應(yīng)的 FPGA 配置文件，并通過(guò)配置 FPGA 完成實(shí)際開(kāi)發(fā)工作。開(kāi)發(fā)過(guò)程中，利用 Chipscope 在線(xiàn)邏輯分析儀、Wireshark 網(wǎng)絡(luò)數(shù)據(jù)包捕獲軟件、自編 MFC 測(cè)試軟件等工具對(duì)數(shù)據(jù)傳輸過(guò)程中涉及到 FPGA 中 TCP/IP 協(xié)議處理功能的各個(gè)細(xì)節(jié)進(jìn)行觀察、分析和測(cè)試。

　　本論文設(shè)計(jì)方案實(shí)現(xiàn)了 ARP 請(qǐng)求/應(yīng)答、ICMP 應(yīng)答、IP 數(shù)據(jù)傳輸、TCP 的客戶(hù)端及服務(wù)器模式下的數(shù)據(jù)傳輸、TCP 可靠性傳輸?shù)裙δ埽⑻岢隽艘环N新穎的基于狀態(tài)機(jī)嵌套結(jié)構(gòu)的 TCP/IP 協(xié)議數(shù)據(jù)包封裝方法。經(jīng)過(guò)分析及實(shí)測(cè)，該方案具有高效率、少緩存、低成本、可靠性強(qiáng)的優(yōu)點(diǎn)，滿(mǎn)足論文的預(yù)期目標(biāo)和需求。

　　論文的章節(jié)安排

　　論文共由五部分內(nèi)容組成，組織結(jié)構(gòu)如下：

　　第一章：圍繞 TCP/IP 協(xié)議的 FPGA 實(shí)現(xiàn)，簡(jiǎn)要闡述了研究背景及意義，并詳細(xì)敘述了目前在該領(lǐng)域的研究現(xiàn)狀，其中列舉了部分具有代表性的公司、相關(guān)產(chǎn)品以及已發(fā)表的相關(guān)文獻(xiàn)，最后對(duì)論文進(jìn)行初步的簡(jiǎn)介。

　　第二章：本章主要對(duì) TCP/IP 協(xié)議棧的基本原理進(jìn)行詳細(xì)介紹，針對(duì)論文涉及到的網(wǎng)絡(luò)分層模型及各協(xié)議的內(nèi)容、報(bào)文幀格式進(jìn)行了說(shuō)明，具體包括以太網(wǎng)協(xié)議、ARP、IP、ICMP、TCP。特別針對(duì) TCP 的可靠性傳輸原理進(jìn)行了詳細(xì)的介紹。

　　第三章：本章詳細(xì)闡述了 FPGA 實(shí)現(xiàn) TCP/IP 協(xié)議的具體設(shè)計(jì)及細(xì)節(jié)，其中包含開(kāi)發(fā)環(huán)境及開(kāi)發(fā)工具的介紹、功能模塊劃分的說(shuō)明以及對(duì)各子模塊的設(shè)計(jì)和實(shí)現(xiàn)的詳細(xì)說(shuō)明，并提出了一種 TCP/IP 協(xié)議數(shù)據(jù)包的封裝方法，這也是論文的創(chuàng)新點(diǎn)之一。最后利用 ISE 開(kāi)發(fā)套件對(duì) FPGA 設(shè)計(jì)的性能從“速度”、“面積”、時(shí)序三方面進(jìn)行分析說(shuō)明。

　　第四章：本章主要完成設(shè)計(jì)的功能驗(yàn)證和分析，首先介紹測(cè)試平臺(tái)及測(cè)試環(huán)境，然后針對(duì)不同的功能設(shè)計(jì)了測(cè)試方案。經(jīng)過(guò)詳細(xì)的測(cè)試和分析，得出各個(gè)功能均符合設(shè)計(jì)目標(biāo)和需求的結(jié)論。

　　第五章：在客觀總結(jié)論文主要工作的基礎(chǔ)上，對(duì)本論文的優(yōu)化思路及發(fā)展前景進(jìn)行展望。