完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > clk
文章:115個(gè) 瀏覽:17611次 帖子:123個(gè)
時(shí)序分析的設(shè)計(jì)約束SDC怎么寫呢?
使用SDC命令create_clock創(chuàng)建時(shí)鐘,時(shí)鐘周期20,占空比50%的時(shí)鐘信號(hào)
2023-06-18 標(biāo)簽:分頻器SDC時(shí)鐘信號(hào) 5461 0
使用OSERDES發(fā)送高速串行數(shù)據(jù)
OSERDES實(shí)現(xiàn)并串轉(zhuǎn)換,只需要管發(fā)送并不需要管接收到的數(shù)據(jù)如何,所以它的操作相對(duì)于ISERDES來說簡(jiǎn)單;
2023-06-16 標(biāo)簽:FPGA設(shè)計(jì)DDRSDR 1638 0
最近調(diào)試芯片遇到一個(gè)選擇題,需要決定數(shù)據(jù)接口的接口標(biāo)準(zhǔn),是選用LVDS差分接口還是CMOS單端接口。
2023-06-16 標(biāo)簽:CMOSFPGA設(shè)計(jì)差分信號(hào) 3349 0
認(rèn)識(shí)一下只有driver的驗(yàn)證平臺(tái)
對(duì)于一個(gè)驗(yàn)證平臺(tái)而言,最重要的角色是激勵(lì)的產(chǎn)生,最開始,driver是集合了數(shù)據(jù)的產(chǎn)生、發(fā)送于一體這么一個(gè)重要的角色(后面到進(jìn)入真正UVM會(huì)將功能分離)。
Easier UVM Code Generator Part 4:生成層次化的驗(yàn)證環(huán)境
本文使用Easier UVM Code Generator生成包含多個(gè)agent和interface的uvm驗(yàn)證環(huán)境。
入門從簡(jiǎn)單開始,先來個(gè)三分頻分析一下。三分頻其實(shí)就是把輸入時(shí)鐘的三個(gè)周期當(dāng)作一個(gè)周期,具體波形如圖所示。
2023-06-05 標(biāo)簽:分頻器計(jì)數(shù)器觸發(fā)器 1612 0
所謂“分頻”,就是把輸入信號(hào)的頻率變成成倍數(shù)地低于輸入頻率的輸出信號(hào)。
2023-06-05 標(biāo)簽:驅(qū)動(dòng)器分頻器計(jì)數(shù)器 1989 0
怎么設(shè)計(jì)一個(gè)32bit浮點(diǎn)的加法器呢?
設(shè)計(jì)一個(gè)32bit浮點(diǎn)的加法器,out = A + B,假設(shè)AB均為無符號(hào)位,或者換個(gè)說法都為正數(shù)。
Verilog 提供了 2 大類時(shí)序控制方法:時(shí)延控制和事件控制。事件控制主要分為邊沿觸發(fā)事件控制與電平敏感事件控制。
2023-06-02 標(biāo)簽:Verilog觸發(fā)器時(shí)序控制器 1303 0
和函數(shù)一樣,任務(wù)(task)可以用來描述共同的代碼段,并在模塊內(nèi)任意位置被調(diào)用,讓代碼更加的直觀易讀。
2023-06-01 標(biāo)簽:Verilog時(shí)序控制器CLK 1923 0
此次需求提供的十分明確,給出了編碼規(guī)則及示例,明確了編解碼端口要求;仿真模塊根據(jù)設(shè)計(jì)進(jìn)行適配。
2023-05-15 標(biāo)簽:VHDL語(yǔ)言編解碼RST 2521 0
編寫一個(gè)創(chuàng)建模塊dut實(shí)例的測(cè)試平臺(tái)
編寫一個(gè)創(chuàng)建模塊dut實(shí)例(具有任何實(shí)例名稱)的測(cè)試平臺(tái),并創(chuàng)建一個(gè)時(shí)鐘信號(hào)來驅(qū)動(dòng)模塊的clk輸入。時(shí)鐘周期為 10 ps。時(shí)鐘應(yīng)初始化為零,其第一個(gè)轉(zhuǎn)...
2023-03-13 標(biāo)簽:VerilogHDL時(shí)鐘信號(hào) 1675 0
直接說重點(diǎn),任意一個(gè)輸入端口輸入的模擬信號(hào)同時(shí)進(jìn)入ADC芯片的四個(gè)核(也可以理解為4個(gè)通道),這四個(gè)核的時(shí)鐘輸入是由內(nèi)部時(shí)鐘電路(Clock Circu...
構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器
構(gòu)建一個(gè)4位二進(jìn)制計(jì)數(shù)器,計(jì)數(shù)范圍從0到15(包括0和15),計(jì)數(shù)周期為16。同步復(fù)位輸入時(shí),將計(jì)數(shù)器重置為0。
2022-12-02 標(biāo)簽:二進(jìn)制計(jì)數(shù)器時(shí)序電路 5908 0
說的是一塊數(shù)字采集板的調(diào)試,主要器件也不多,主要是公司的ADC,ADI的時(shí)鐘芯片和Xilinx的FPGA,還有一些DC-DC和LDO。
FPGA中實(shí)現(xiàn)信號(hào)延時(shí)的資源消耗
在FPGA設(shè)計(jì)中我們經(jīng)常會(huì)遇到對(duì)一個(gè)信號(hào)進(jìn)行延時(shí)的情況,一般只延時(shí)一個(gè)或幾個(gè)CLK時(shí),通常是直接打拍,如果要延時(shí)的CLK較多時(shí),我們會(huì)選擇移位寄存器IP...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |