完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12600個(gè) 瀏覽:618725次 帖子:7908個(gè)
GPS/GNSS模擬技術(shù)中的軟件定義架構(gòu)
隨著技術(shù)的迭代更新,GPS/GNSS模擬技術(shù)也在不斷發(fā)展進(jìn)步。在過去,想要進(jìn)行GNSS仿真基本上只有一種選擇:使用固定式或分配式的硬件進(jìn)行模擬。
為什么要在 FPGA 系統(tǒng)設(shè)計(jì)中使用 FPGA SoM?
作者:Tawfeeq Ahmad 2024-08-21 隨著數(shù)據(jù)中心、高性能計(jì)算機(jī)、醫(yī)學(xué)成像、精確布局線跡、專用 PCB 材料、外形限制以及熱管理等應(yīng)用...
基于Matlab與FPGA的雙邊濾波算法實(shí)現(xiàn)
前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對邊緣的保持比前幾個(gè)好很多,當(dāng)然...
神經(jīng)網(wǎng)絡(luò)計(jì)算會通過網(wǎng)絡(luò)中的每個(gè)層。對于給定層,每個(gè)神經(jīng)元的值通過相乘和累加上一層的神經(jīng)元值和邊權(quán)重來計(jì)算。計(jì)算非常依賴于多重累積運(yùn)算。DNN計(jì)算包括正向...
2023-02-28 標(biāo)簽:fpga神經(jīng)網(wǎng)絡(luò)gpu 652 0
隨著片上系統(tǒng)(SoC)的出現(xiàn),例如集CPU的靈活性與FPGA的處理能力于一體的Xilinx Zynq All Programmable SoC,設(shè)計(jì)人員...
2024-01-09 標(biāo)簽:fpga電機(jī)控制運(yùn)算放大器 651 0
FIFO(First in First out)為先進(jìn)先出隊(duì)列,具有存儲功能,可用于不同時(shí)鐘域間傳輸數(shù)據(jù)以及不同的數(shù)據(jù)寬度進(jìn)行數(shù)據(jù)匹配。如其名稱,數(shù)據(jù)傳...
單芯片單片機(jī)是指:將CPU,ROM,RAM,振蕩電路,定時(shí)器和串行I/F等集成于一個(gè)LSI的微處理器。單芯片單片機(jī)的基礎(chǔ)上再配置一些系統(tǒng)的主要外圍電路,...
一文解析IC設(shè)計(jì)全工程生產(chǎn)制造
芯片板級調(diào)試bs. eeto. a ●功能調(diào)試 -功能列表、功能確認(rèn)、兼容性 ● 指標(biāo)測量 -功耗、頻率、參數(shù) ●驅(qū)動(dòng)調(diào)試 -編程指南 ...
2022-10-13 標(biāo)簽:fpgaIC設(shè)計(jì) 648 0
突破性、可擴(kuò)展、直觀的電源排序系統(tǒng)可加快設(shè)計(jì)和調(diào)試
眾所周知,電子系統(tǒng)在所有行業(yè)中都變得越來越復(fù)雜。這種復(fù)雜性如何滲透到電源設(shè)計(jì)中并不那么明顯。
FPGA:Field(現(xiàn)場) Programmable(可編程) Gate(邏輯門) Array(陣列),F(xiàn)PGA是一種可以重構(gòu)電路的芯片,是一種硬件可...
FPGA器件的負(fù)載點(diǎn)挑戰(zhàn)怎么解決 選擇電源模塊有訣竅
描述電源系統(tǒng)的需求很容易,執(zhí)行這些需求卻更具挑戰(zhàn)性。只要它比上一代產(chǎn)品更小、更可靠、更有效且成本更低,那么設(shè)計(jì)經(jīng)理、營銷團(tuán)隊(duì)和用戶就會很高興。FPGA等...
組合邏輯環(huán)路(Combinational Loops):指組合邏輯的輸出信號不經(jīng)過任何時(shí)序邏輯電路(FF等),而直接反饋到輸入節(jié)點(diǎn),從而構(gòu)成的電路環(huán)路。
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念,內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線三個(gè)部分。現(xiàn)...
前段時(shí)間寫了幾行代碼,其中有一部分是關(guān)于串口接收的,仿真調(diào)試是沒有問題的,但是下載之后就出問題了,不過問題并沒有出現(xiàn)在代碼上,而是在上位機(jī)發(fā)送的數(shù)據(jù)上,...
FPGA 為系統(tǒng)設(shè)計(jì)提供了極其靈活的可編程平臺。包含 IP 內(nèi)核、硬件平臺、演示設(shè)計(jì)、驅(qū)動(dòng)程序和軟件的綜合解決方案包使設(shè)計(jì)人員能夠縮短開發(fā)周期,同時(shí)降低...
對于單片機(jī)語音芯片來說,仿真器這一專用工具不僅可以調(diào)試您的程序,而且還可以幫助您識別設(shè)計(jì)工程中的一些潛在的硬件和軟件問題。仿真器應(yīng)用廣泛這是毋庸置疑的,...
2022-12-08 標(biāo)簽:fpga嵌入式系統(tǒng)語音芯片 640 0
基于DE1-SOC開發(fā)板的oneAPI實(shí)驗(yàn)教程(1)
在算力需求爆炸式增長的時(shí)代,異構(gòu)計(jì)算已成為突破性能瓶頸的首選路徑。然而,多架構(gòu)編程困境、傳統(tǒng)硬件開發(fā)高門檻(如FPGA)、硬件優(yōu)化與算法快速迭代,這些無...
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)...
2023-01-12 標(biāo)簽:fpgaC語言VerilogHDL 639 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |