【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章硬件原理圖介紹

XCZU2CG-1SFVC784E芯片的PS系統(tǒng)PS系統(tǒng)集成了2個(gè)ARMCortex?-A53處理器，速度高達(dá)1.2Ghz，支持2級(jí)Cache;另外還包...

2021-01-21 標(biāo)簽：fpga原理圖JTAG 7112 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十章PS端RTC中斷實(shí)驗(yàn)

實(shí)驗(yàn)中通過(guò)簡(jiǎn)單的修改Vitis的例程，就完成了RTC，中斷的應(yīng)用，看似簡(jiǎn)單的操作，但蘊(yùn)含了豐富的知識(shí)，我們需要非常了解RTC的原理、中斷的原理，這些基本...

2021-01-26 標(biāo)簽：fpga實(shí)時(shí)時(shí)鐘RTC 6898 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章PS端I2C的使用

ReadBuffer清0，WriteBuffer賦FF寫(xiě)16個(gè)字節(jié)到EEPROM讀EEPROM的16個(gè)字節(jié)到ReadBuffer檢驗(yàn)是否正確Readbu...

2021-01-27 標(biāo)簽：fpgaEEPROMI2C 6771 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章PS端UART讀寫(xiě)控制

除了打印信息之外，如果我們想用UART進(jìn)行數(shù)據(jù)傳輸呢？本章便來(lái)介紹PS端UART的讀寫(xiě)控制，實(shí)驗(yàn)中，每隔1S向外發(fā)送一串字符，如果收到數(shù)據(jù)，產(chǎn)生中斷，并...

2021-01-27 標(biāo)簽：fpga串口uart 6684 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI輸出實(shí)驗(yàn)

由于開(kāi)發(fā)板上只有DP可以顯示，但卻是PS端的，PL端沒(méi)有HDMI的接口，因此我們采用AN9134的HDMI擴(kuò)展模塊實(shí)現(xiàn)HDMI顯示。將24位RGB編碼輸...

2021-01-25 標(biāo)簽：fpgaHDMI開(kāi)發(fā)板 6251 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十四章PS端SD卡讀寫(xiě)

FatFs是一個(gè)通用的文件系統(tǒng)模塊，用于在小型嵌入式系統(tǒng)中實(shí)現(xiàn)FAT文件系統(tǒng)。FatFs的編寫(xiě)遵循 ANSI C，因此不依賴于硬件平臺(tái)。它可以嵌入到便宜...

2021-01-28 標(biāo)簽：fpga嵌入式SD卡 5933 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章HDMI字符顯示實(shí)驗(yàn)

在HDMI輸出實(shí)驗(yàn)中講解了HDMI顯示原理和顯示方式，本實(shí)驗(yàn)介紹如何使用FPGA實(shí)現(xiàn)字符顯示，通過(guò)這個(gè)實(shí)驗(yàn)更加深入的了解HDMI的顯示方式。

2021-01-25 標(biāo)簽：fpgaHDMI開(kāi)發(fā)板 5906 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十六章7寸液晶屏顯示實(shí)驗(yàn)

LCD屏顯示方式從屏幕左上角一點(diǎn)開(kāi)始，從左向右逐點(diǎn)顯示，每顯示完一行,再回到屏幕的左邊下一行的起始位置，在這期間，需要對(duì)行進(jìn)行消隱，每行結(jié)束時(shí)，用行同步...

2021-01-25 標(biāo)簽：fpga觸摸屏液晶 5805 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片內(nèi)FIFO讀寫(xiě)測(cè)試實(shí)驗(yàn)

FIFO: First in, First out代表先進(jìn)的數(shù)據(jù)先出，后進(jìn)的數(shù)據(jù)后出。Xilinx在VIVADO里為我們已經(jīng)提供了FIFO的IP核, 我...

2021-01-22 標(biāo)簽：fpgaXilinxfifo 5721 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十七章System Monitor

本章介紹system monitors的使用，用于監(jiān)測(cè)芯片的電壓、溫度值等，也可以通過(guò)PL端的ADC引腳作為外部信號(hào)的采集。PL端可以做17路ADC的采...

2021-01-29 標(biāo)簽：fpgaadc開(kāi)發(fā)板 5682 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第五章Vivado下PLL實(shí)驗(yàn)

PLL(phase-locked loop)，即鎖相環(huán)。是FPGA中的重要資源。由于一個(gè)復(fù)雜的FPGA系統(tǒng)往往需要多個(gè)不同頻率，相位的時(shí)鐘信號(hào)。所以，一...

2021-01-22 標(biāo)簽：fpgapllZynq 5586 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十三章RS485實(shí)驗(yàn)

RS485與RS422類似，也是采用差分信號(hào)傳輸，但RS485是半雙工傳輸，也就是說(shuō)，同一時(shí)刻只能有一個(gè)方向的數(shù)據(jù)傳輸。而且接口也比RS422少，只有差...

2021-01-25 標(biāo)簽：fpgaRS485差分信號(hào) 5553 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章FPGA片內(nèi)RAM讀寫(xiě)測(cè)試實(shí)驗(yàn)

RAM是FPGA中常用的基礎(chǔ)模塊，可廣泛用于緩存數(shù)據(jù)的情況，同樣它也是ROM，F(xiàn)IFO的基礎(chǔ)。本實(shí)驗(yàn)將為大家介紹如何使用FPGA內(nèi)部的RAM以及程序?qū)υ?..

2021-01-22 標(biāo)簽：fpgaROMRAM 5553 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章自定義IP實(shí)驗(yàn)

創(chuàng)建自己的IP核有很多好處，例如系統(tǒng)設(shè)計(jì)定制化；設(shè)計(jì)復(fù)用，可以在在IP核中加入license, 有償提供給別人使用；簡(jiǎn)化系統(tǒng)設(shè)計(jì)和縮短設(shè)計(jì)時(shí)間。用ZYN...

2021-02-01 標(biāo)簽：fpgaXilinxIP 5533 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十一章RS232實(shí)驗(yàn)

AN3485模塊的RS232接口采用MAX3232芯片實(shí)現(xiàn)RS232和+3.3V TTL電平的轉(zhuǎn)換。TTL電平的串口接收和發(fā)送信號(hào)（RXD, TXD）連...

2021-01-23 標(biāo)簽：fpgaRS232uart 5506 0

ZU+系列MPSoC的外圍接口詳細(xì)分析

本篇主要介紹ZU+系列MPSoC的外圍接口，針對(duì)每個(gè)接口進(jìn)行概述性介紹，后續(xù)會(huì)針對(duì)個(gè)別接口進(jìn)行詳細(xì)介紹原理圖設(shè)計(jì)和PCB設(shè)計(jì)。 ZU+系列MPSoC的外...

2020-12-26 標(biāo)簽：接口MPSoC 5498 0

MPSoC Linux工程寒設(shè)計(jì) DMA測(cè)試軟件編譯結(jié)果

1. 參考文檔 1.1. AR69446 AR# 69446 Zynq UltraScale+ MPSoC Example Design - Use A...

2020-11-04 標(biāo)簽：LinuxCDMAdma 4942 0

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十八章 Hello World(上)

我們從原理圖中可以看到ZYNQ芯片分為PL和PS，PS端的IO分配相對(duì)是固定的，不能任意分配，而且不需要在Vivado軟件里分配管腳，雖然本實(shí)驗(yàn)僅僅使用...

2021-01-26 標(biāo)簽：fpgaARM工程師 4792 0