完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語(yǔ)言(HDL:Hardware Description Language),以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:709個(gè) 瀏覽:112306次 帖子:937個(gè)
這是一個(gè)Verilog中有爭(zhēng)議的問(wèn)題,即Parameter即作為常數(shù),也作為參數(shù)使用是否合理合法的問(wèn)題。在IEEE 2005標(biāo)準(zhǔn)之前,Verilog就是...
2018-05-18 標(biāo)簽:Verilog 1.0萬(wàn) 0
跟大家解釋一點(diǎn),所有testbench本質(zhì)上都是串行執(zhí)行,因?yàn)樵贑PU環(huán)境下,沒(méi)有可靠并行執(zhí)行的能力。所有并行的語(yǔ)句,比如兩個(gè)always模塊,fork...
常用串行總線(二)——SPI協(xié)議(Verilog實(shí)現(xiàn))
SPI(Serial Perripheral Interface, 串行外圍設(shè)備接口)是 Motorola 公司推出的一種同步串行接口技術(shù)。SPI 總線...
SystemVerilog中bind用法總結(jié)+送實(shí)驗(yàn)源碼和腳本
bind是systemverilog中一個(gè)重要的知識(shí)點(diǎn),很多時(shí)候能夠在驗(yàn)證中發(fā)揮重要的作用,今天就針對(duì)這個(gè)知識(shí)點(diǎn)做一個(gè)梳理,希望能幫助到大家。
SystemVerilog實(shí)用知識(shí)點(diǎn):覆蓋率之Function Coverage
SystemVerilog是一名芯片驗(yàn)證工程師,必須掌握的一門語(yǔ)言,其中Function Coverage是必須要懂的知識(shí)點(diǎn)之一;
Icarus Verilog(以下簡(jiǎn)稱iverilog )號(hào)稱“全球第四大”數(shù)字芯片仿真器,也是一個(gè)完全開源的仿真器。
Verilog如何編程?Verilog編程知識(shí)點(diǎn)總結(jié)
FPGA的設(shè)計(jì)就是將自己想要實(shí)現(xiàn)的邏輯通過(guò)計(jì)算機(jī)能夠理解的語(yǔ)言描述出來(lái),并讓計(jì)算機(jī)根據(jù)FPGA內(nèi)部的資源生成
如何把二進(jìn)制轉(zhuǎn)換為格雷碼?格雷碼是如何判斷讀空寫滿呢?
在傳遞讀寫時(shí)鐘域的指針使用格雷碼來(lái)傳遞,如何把二進(jìn)制轉(zhuǎn)換為格雷碼,格雷碼是如何判斷讀空寫滿呢?
詳解Verilog賦值語(yǔ)句、塊語(yǔ)句、條件語(yǔ)句
不可綜合語(yǔ)句經(jīng)常用在測(cè)試文件中,未注明的語(yǔ)句均是可綜合的
2023-07-02 標(biāo)簽:IC電路設(shè)計(jì)Verilog 8377 0
帶你了解SystemVerilog中的關(guān)聯(lián)數(shù)組
在SystemVerilog中,我們知道可以使用動(dòng)態(tài)數(shù)組實(shí)現(xiàn)數(shù)組元素個(gè)數(shù)的動(dòng)態(tài)分配,即隨用隨分
阻塞賦值操作符用等號(hào)(即 = )表示?!白枞笔侵冈谶M(jìn)程語(yǔ)句(initial和always)中,當(dāng)前的賦值語(yǔ)句阻斷了其后的語(yǔ)句,也就是說(shuō)后面的語(yǔ)句必須等...
采用FPGA和單片機(jī)結(jié)合的等精度原理的測(cè)量頻率實(shí)現(xiàn)
傳統(tǒng)測(cè)量頻率的方法主要有直接測(cè)量法、分頻測(cè)量法、測(cè)周法等,這些方法往往只適用于測(cè)量一段頻率,當(dāng)被測(cè)信號(hào)的頻率發(fā)生變化時(shí),測(cè)量的精度就會(huì)下降。
觸發(fā)器是一個(gè)具有記憶功能的,具有兩個(gè)穩(wěn)定狀態(tài)的信息存儲(chǔ)器件,是構(gòu)成多種時(shí)序電路的最基本邏輯單元,也是數(shù)字邏輯電路中一種重要的單元電路。在數(shù)字系統(tǒng)和計(jì)算機(jī)...
FPGA數(shù)字圖像處理基礎(chǔ):色彩空間轉(zhuǎn)換(Verilog)
色彩本質(zhì)上是不同頻率的光,人眼對(duì)于不同頻率光線的不同感受產(chǎn)生主觀感知,從而得以區(qū)分不同的顏色。盡管從客觀上而言,色彩僅僅是不同頻率的光,但從視覺(jué)角度而言...
門級(jí)建模,是使用基本的邏輯單元,例如與門,與非門等,進(jìn)行更低級(jí)抽象層次上的設(shè)計(jì)。與行為級(jí)建模相比,門級(jí)建模更注重硬件的實(shí)現(xiàn)方法,即通過(guò)連接一些基本門電路...
第一部分:簡(jiǎn)介 1.1 什么是Verilog模塊? 在Verilog中,模塊是其設(shè)計(jì)層次結(jié)構(gòu)的基本單元。模塊是一個(gè)用于實(shí)現(xiàn)特定功能的單獨(dú)的硬件單元。它可...
FPGA設(shè)計(jì)中的HLS 工具應(yīng)用
在集成電路行業(yè)飛速發(fā)展的今天,縮短產(chǎn)品開發(fā)的周期而又不犧牲驗(yàn)證過(guò)程,這不可避免地成為了商業(yè)市場(chǎng)的一個(gè)關(guān)鍵因素。Xilinx Vivado High Le...
Verilog/VHDL語(yǔ)法學(xué)習(xí)是掌握基本代碼設(shè)計(jì)的技能以及經(jīng)驗(yàn)總結(jié)
無(wú)論是VHDL還是Verilog,建議初學(xué)者先掌握其中一門。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |