完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:306個 瀏覽:129952次 帖子:562個
基于EDA的數(shù)字電路設(shè)計之計數(shù)電路控制信號
PLD設(shè)計中,原理圖輸入比較直觀。效率高,但設(shè)計大規(guī)模CPLD時顯得很繁瑣。當(dāng)進(jìn)行大規(guī)模CPLD設(shè)計時通常選擇文本輸入方式。如前所述,文本輸入有AHDL...
采用VHDL語言和EDA工具實現(xiàn)超高頻射頻標(biāo)簽數(shù)字電路
在研究讀寫器和射頻標(biāo)簽通信過程的基礎(chǔ)上,結(jié)合EPC C1G2協(xié)議以及ISO/IEC18000.6協(xié)議, 采用VHDL語言設(shè)計出一種應(yīng)用于超高頻段的射頻標(biāo)...
采用VHDL語言結(jié)合CPLD器件實現(xiàn)異步串行通訊控制器的設(shè)計
串行通信實際上就是兩臺電子設(shè)備之間一位一位地發(fā)送和接收數(shù)據(jù),它分為同步通信和異步通信兩類。異步串行通信無需數(shù)據(jù)時鐘、幀同步時鐘等時鐘信號,數(shù)據(jù)的發(fā)送和接...
基于VHDL的串口RS232電路設(shè)計 隨著電子技術(shù)的發(fā)展,現(xiàn)場可編程門陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計者利用與器件相...
FPGA工程師手記:FPGA系統(tǒng)設(shè)計黃金法則
當(dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會面對很多設(shè)計問題,而且他們已經(jīng)提出了一些將令你的設(shè)計工作變得更輕松的設(shè)計指導(dǎo)原則和解決方案。掌握FP...
2013-07-17 標(biāo)簽:FPGAFPGA設(shè)計C語言 2264 0
采用VHDL語言實現(xiàn)卷積碼編解碼器設(shè)計
數(shù)字信息在有噪信道中傳輸時,會受到噪聲干擾的影響,誤碼總是不可避免的。為了在已知信噪比的情況下達(dá)到一定的誤碼率指標(biāo),在合理設(shè)計基帶信號,選擇調(diào)制、解調(diào)方...
采用VHDL預(yù)言實現(xiàn)基于Petri網(wǎng)的并行控制器設(shè)計并進(jìn)行仿真驗證
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個液位控制系統(tǒng)實例具體介紹了這一方法...
采用VHDL語言與FPGA實現(xiàn)衛(wèi)星同步數(shù)字復(fù)接系統(tǒng)的設(shè)計
便攜式衛(wèi)星通信,要求實現(xiàn)平臺集成度高、速度快、功耗小、體積小和成本低?,F(xiàn)場可編程門陣列(FPGA) 在結(jié)構(gòu)上由邏輯功能塊排列為陣列,并由可編程的內(nèi)部連線...
在FPGA芯片上使用VHDL語言實現(xiàn)UART模塊的設(shè)計
在數(shù)據(jù)采集系統(tǒng)中, 常需要進(jìn)行異步串行數(shù)據(jù)傳輸,目前廣泛使用的RS232異步串行接口,如8250、NS16450等專用集成芯片,雖然使用簡單,卻有占用電...
使用C語言和VHDL語言在高速大容量固態(tài)存儲器實現(xiàn)ECC算法
評價存儲器的一個重要指標(biāo)就是它的可靠性,在一般的數(shù)據(jù)存儲中,幾個位的錯誤可能不是很關(guān)鍵的問題,如果但是發(fā)生在某個敏感的數(shù)據(jù)上,這個小小的故障可能會導(dǎo)致嚴(yán)...
VHDL與Verilog硬件描述語言TestBench的編寫
VHDL與Verilog硬件描述語言在數(shù)字電路的設(shè)計中使用的非常普遍,無論是哪種語言,仿真都是必不可少的。而且隨著設(shè)計復(fù)雜度的提高,仿真工具的重要性就越...
基于EP1C6Q240C8的FPGA芯片實現(xiàn)電子測試系統(tǒng)的設(shè)計
本文采用的是ALTERA公司的EP1C6Q240C8型號的FPGA,整個體統(tǒng)采用模塊化設(shè)計的思想,將各個模塊用VHDL語言描述出來再進(jìn)行連接。
圖像傳感器TCDl206的特點結(jié)構(gòu)分析及通過VHDL實現(xiàn)驅(qū)動脈沖的設(shè)計
TCDl206是二相電極的雙溝道線型CCD,其結(jié)構(gòu)原理如圖1所示。中間一排是由多個光敏二極管構(gòu)成的光敏陣列,有效單元為2 160位,其作用是接收照射到C...
基于梯形圖的VHDL設(shè)計方法進(jìn)行CPLD的開發(fā)設(shè)計
順序控制邏輯電路廣泛應(yīng)用于機器人、全自動家用電器、工業(yè)自動化設(shè)備及其它自動化裝置中,它常采用CPLD器件進(jìn)行設(shè)計與實現(xiàn)。
EDA技術(shù)在數(shù)字電路設(shè)計方案中的影響
隨著科學(xué)研究與技術(shù)開發(fā)市場化,采用傳統(tǒng)電子設(shè)計手段在較短時間內(nèi)完成復(fù)雜電子系統(tǒng)設(shè)計,已經(jīng)越來越難完成了。EDA(EleCTRonICs Design A...
采用復(fù)雜控制邏輯器件和VHDL語言實現(xiàn)曼徹斯特編解碼器的設(shè)計
雖然計算機通信的方法和手段多種多樣,但都必須依靠數(shù)據(jù)通信技術(shù)。數(shù)據(jù)通信就是將數(shù)據(jù)信號加到數(shù)據(jù)傳輸信道上進(jìn)行傳輸,并在接收點將原始發(fā)送的數(shù)據(jù)正確地恢復(fù)過來...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |