完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1673個 瀏覽:125355次 帖子:5355個
以前總是沒有記錄的習(xí)慣,導(dǎo)致遇到問題時總得重新回憶與摸索,大大降低了學(xué)習(xí)效率,從今天開始決定改掉這個壞毛病,認真記錄自己的Verilog學(xué)習(xí)之路,希...
FPGA零基礎(chǔ)學(xué)習(xí):數(shù)字電路中的時序邏輯
大俠好,歡迎來到FPGA技術(shù)江湖。本系列將帶來FPGA的系統(tǒng)性學(xué)習(xí),從最基本的數(shù)字電路基礎(chǔ)開始,最詳細操作步驟,最直白的言語描述,手把手的“傻瓜式”講解...
智慧醫(yī)療變革 AI加持實現(xiàn)更快速準確的判斷 醫(yī)學(xué)影像的未來方向
新冠疫情已基本宣告結(jié)束,但其給醫(yī)療系統(tǒng)帶來的巨大沖擊,仍值得我們深思。除了這種大規(guī)模突發(fā)性傳染病帶來的意外影響外,醫(yī)療系統(tǒng)還面臨著整個人類社會長期人口老...
Versal CPM AXI Bridge模式的地址轉(zhuǎn)換
Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block fo...
如何通過Vivado Synthesis中的URAM矩陣自動流水線化來實現(xiàn)最佳時序性能
UltraRAM 原語(也稱為 URAM)可在 Xilinx UltraScale + 架構(gòu)中使用,而且可用來高效地實現(xiàn)大容量深存儲器。由于大小和性能方...
關(guān)于 Tcl 在 Vivado中的應(yīng)用文章從 Tcl 的基本語法和在 Vivado 中的 應(yīng)用展開,繼上篇《用 Tcl 定制 Vivado 設(shè)計實現(xiàn)流程...
在進行FPGA的設(shè)計時,經(jīng)常會需要在綜合、實現(xiàn)的階段添加約束,以便能夠控制綜合、實現(xiàn)過程,使設(shè)計滿足我們需要的運行速度、引腳位置等要求。通常的做法是設(shè)計...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |