什么是車規(guī)等級(jí)芯片？一顆***想要上車有多難？

此文先重點(diǎn)介紹，什么是車規(guī)等級(jí)芯片，以及一顆芯片到底要經(jīng)歷哪些驗(yàn)證才可以裝車并稱之為車規(guī)等級(jí)芯片。

2023-08-08 標(biāo)簽：傳感器芯片電子元器件 2000 0

IC設(shè)計(jì)中值得解決的小問(wèn)題—screen如何兼容256Color

隨著計(jì)算機(jī)硬件的巨大進(jìn)步，圖形界面的程序逐漸占據(jù)了應(yīng)用的主流，不過(guò)Terminal得益于性能、帶寬，以及傳統(tǒng)、繼承等各種因素，應(yīng)用也還是非常廣泛的。

2024-03-21 標(biāo)簽：IC設(shè)計(jì)VerilogVIM 1926 0

電路仿真揭秘！運(yùn)算放大器建模一次搞定

SPICE在晶體管級(jí)別的仿真方面表現(xiàn)出色；然而，IC設(shè)計(jì)工程師要盡一切可能，讓人難以分辨運(yùn)算放大器中是否存在晶體管。他們希望您能夠使用運(yùn)算放大器手冊(cè)為設(shè)...

2024-03-14 標(biāo)簽：運(yùn)算放大器IC設(shè)計(jì)SPICE 1920 0

跨時(shí)鐘域信號(hào)該如何處理呢？

跨時(shí)鐘域是如何產(chǎn)生的呢？現(xiàn)在的芯片（比如SOC，片上系統(tǒng)）集成度和復(fù)雜度越來(lái)越高，通常一顆芯片上會(huì)有許多不同的信號(hào)工作在不同的時(shí)鐘頻率下。

2023-06-27 標(biāo)簽：IC設(shè)計(jì)SoC系統(tǒng)同步器 1918 0

芯片封裝基本流程及失效分析處理方法簡(jiǎn)析

芯片封裝的目的在于對(duì)芯片進(jìn)行保護(hù)與支撐作用、形成良好的散熱與隔絕層、保證芯片的可靠性，使其在應(yīng)用過(guò)程中高效穩(wěn)定地發(fā)揮功效。

2023-04-23 標(biāo)簽：IC設(shè)計(jì)TAB芯片封裝 1880 0

ASIC設(shè)計(jì)約束與SDC命令介紹

在數(shù)字IC設(shè)計(jì)中，重要的ASIC設(shè)計(jì)約束分為兩類

2023-07-12 標(biāo)簽：處理器IC設(shè)計(jì)ASIC設(shè)計(jì) 1850 0

為什么需要復(fù)位電路？

在IC設(shè)計(jì)中，把復(fù)位和時(shí)鐘電路稱為最重要的兩個(gè)電路一點(diǎn)也不為過(guò)。前者復(fù)位電路把IC設(shè)計(jì)的電路 引導(dǎo)到一個(gè)已知的狀態(tài) ，后者時(shí)鐘電路給IC設(shè)計(jì)的 電路提供...

2023-05-25 標(biāo)簽：IC設(shè)計(jì)元件復(fù)位電路 1845 0

基于Logical Effort理論的全新IC設(shè)計(jì)方法

本文分析了傳統(tǒng)IC設(shè)計(jì)流程存在的一些缺陷，并且提出了一種基于Logical Effort理論的全新IC設(shè)計(jì)方法。

2012-03-12 標(biāo)簽：IC設(shè)計(jì)Logical 1828 0

Lint靜態(tài)驗(yàn)證工具如何助力IC設(shè)計(jì)

近年來(lái)IC設(shè)計(jì)的規(guī)模和復(fù)雜度不斷增大，產(chǎn)品的迭代周期越來(lái)越短，傳統(tǒng)的驗(yàn)證方式已經(jīng)難以滿足設(shè)計(jì)團(tuán)隊(duì)的要求。在“設(shè)計(jì)左移”這一理念的趨勢(shì)下，設(shè)計(jì)流程和方法學(xué)...

2024-09-03 標(biāo)簽：IC設(shè)計(jì)靜態(tài)驗(yàn)證英諾達(dá) 1806 0

如何利用多Part方式繪制復(fù)雜的元件

看看下面這個(gè)BGA，如果你用一個(gè)部分就把這個(gè)IC的原理圖元件封裝繪制完畢，我想即使你愿意有耐心畫(huà)出來(lái) 也沒(méi)有人愿意有耐心去看。而且這樣復(fù)雜的元件封裝在繪...

2019-05-28 標(biāo)簽：ic設(shè)計(jì)元件封裝Part 1806 0

初級(jí)數(shù)字IC設(shè)計(jì)-加法器

加法器（Adder）** 是非常重要的，它不僅是其它復(fù)雜算術(shù)運(yùn)算的基礎(chǔ)，也是** CPU **中** ALU **的核心部件（全加器）。

2023-10-09 標(biāo)簽：IC設(shè)計(jì)加法器半加器 1790 0

一顆芯片設(shè)計(jì)成型的主要四個(gè)部分

時(shí)序分析和驗(yàn)證時(shí)出現(xiàn)的錯(cuò)誤可能需要反復(fù)重做前面幾步才能解決，是一個(gè)多次迭代優(yōu)化的過(guò)程。 下面我來(lái)仔細(xì)介紹一下這六個(gè)步驟。

2023-10-17 標(biāo)簽：asicIC設(shè)計(jì)芯片設(shè)計(jì) 1779 0

數(shù)字IC設(shè)計(jì)中的異步FIFO簡(jiǎn)介

在大規(guī)模ASIC設(shè)計(jì)中，**多時(shí)鐘系統(tǒng)**通常是不可避免的，這會(huì)導(dǎo)致不同時(shí)鐘域中的數(shù)據(jù)傳輸問(wèn)題。

2023-09-20 標(biāo)簽：寄存器IC設(shè)計(jì)ASIC設(shè)計(jì) 1704 0

深度探討2.5D/3D封裝發(fā)展歷程

打破IC發(fā)展限制，向高密度封裝時(shí)代邁進(jìn)。集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當(dāng)連接技術(shù)形成電氣連接，安裝外殼，構(gòu)成有效組件的整個(gè)過(guò)...

2023-10-08 標(biāo)簽：芯片集成電路IC設(shè)計(jì) 1685 0

談一談FIFO的深度

最近加的群里面有些萌新在進(jìn)行討論**FIFO的深度**的時(shí)候，覺(jué)得 **FIFO的深度計(jì)算比較難以理解** 。所

2023-11-28 標(biāo)簽：IC設(shè)計(jì)fifo時(shí)鐘源 1669 0